1、数 字 电 子 技 术 基 础课程设计报告书题目：2 位数值比较器姓名：班级： 指导教师： 设计时间：2011 年 3 月 7 月民族大学数学与计算机学院一、背景和编写目的随着时代的进步，社会的发展，科学技术的进步，我们会在很多地方用到比较器，比如，在体育竞技场地对一些选手的成绩进行比较，选出他们中的成绩优异者；我们为了比较一下不同物品的参数，我们可以利用一些科学技术来实现这些功能，使得我们的工作效率得以提高，减少了我们认为的工作量。本次设计的目的就是通过实践掌握数字电路的分析方法和设计方法，了解数学与计算机学院2 位数值比较器报告书09 级计 1： 第 页 共 13 页 了解 EDA 技术和
2、 maxplus2 软件并掌握 VHDL 硬件描述语言的设计方法和思想。以数字电子技术基础为指导，通过学习的 VHDL 语言结合电子电路的设计知识理论联系实际，掌握所学的课程知识和基本单元电路的综合设计应用。通过对比较器的设计，巩固和综合运用所学知识，提高分析、解决计算机技术实际问题的独立工作能力。比较器有 2 位数比较器，4 位数比较器，8 位数比较器等多种。本课程设计就是两位数比较器，可以实现 2 位二进制数值的比较。二、EDA 和 VHDL 的介绍EDA 技术EDA 技术的概念EDA 是电子设计自动化(E1echonics Des5p AMtoM60n)的缩写。由于它是一门刚刚发展起来的
3、新技术，涉及面广，内容丰富，理解各异。从 EDA 技术的几个主要方面的内容来看，可以理解为：EDA 技术是以大规模可编程逻辑器件为设计载体，以硬件描述语言为系统逻辑描述的主要表达方式，以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具，通过有关的开发软件，自动完成用软件的方式设计电子系统到硬件系统的一门新技术。EDA 技术的特点采用可编程器件，通过设计芯片来实现系统功能。采用硬件描述语言作为设计输入和库(LibraLy)的引入，由设计者定义器件的内部逻辑和管脚，将原来由电路板设计完成的大部分工作故在芯片的设计中进行。由于管脚定义的灵活性，大大减轻了电路图设计和电路板设计的工作量和
4、难度，有效增强了设计的灵活性，提高了工作效率。并且可减少芯片的数量，缩小系统体积，降低能源消耗，提高了系统的性能和可靠性。能全方位地利用计算机自动设计、仿真和调试。 VHDL 语言VHDL 语言的简介VHDL 语言是一种用于电路设计的高级的硬件描述语言。其主要是应用在数字电路的设计中。在一些实力较为雄厚的单位，它常被用来设计 ASIC。 VHDL 主要用于描述数字系统的结构，行为，功能和接口。除了含有许多具有硬件特征的语句外，VHDL 的语言形式、描述风格以及语法是十分类似于一般的计算机高级语言。VHDL 的程序结构特点是将一项工程设计分成外部和内部，既涉及实体的内部功能和算法完成部分。在对一
5、个设计实体定义了外部界面后，一旦其内部开发完成后，其他的设计就可以直接调用这个实体。这种将设计实体分成内外部分的概念是 VHDL 系统设计的基本点.与其他硬件描述语言相比，VHDL 的特点： 1、功能强大、设计灵活：它具有多层次的设计描述功能，层层细化，最后可直接生成电路级描述。VHDL 支持同步电路、异步电路和随机电路的设计。VHDL 支持自底向上的设计，又支持自顶向下的设计。 2、支持广泛、易于修改：大多数 EDA 工具几乎都支持 VHDL，故在硬件电路设计过程中，主要的设计文件是用 VHDL 编写的源代码，因为 VHDL 易读和结构化，所以易于修改设数学与计算机学院2 位数值比较器报告书
6、09 级计 1： 第 页 共 13 页 计。 3、强大的系统硬件描述能力VHDL 具有多层次的设计描述功能，既可以描述系统级电路，又可以描述门级电路。而描述既可以采用行为描述、寄存器传输描述或结构描述，也可以采用三者混合的混合级描述。另外，VHDL 支持惯性延迟和传输延迟，还可以准确地建立硬件电路模型。VHDL 还支持预定义的和自定义的数据类型。 此外还有独立于器件的设计、很强的移植能力、易于共享和复用等特点。 三、系统组成数据输入端|：A1,B1,A0,B0输出端口：1，2，3四、硬件设计a、 输入 2 位二进制数值分别用 A1、B1、A0、B0 表示b、 输出用 1、2、3 表示，其中 1
7、、2、3 分别代表结果是 AB、A=B 、AB1，则不管其他位数码为何值，一定有 AB。反之，A1B0 则有 AB；若 A0B、AB)=A1*B1+ （A1 B1）A0*B0 *I(AB);Y(AB)、 I(AB、A=B、A AsmallerB AsmallerB AsmallerB AsmallerB AsmallerB AsmallerB AsmallerB AsmallerB AsmallerB AsmallerB AsmallerB AsmallerB AsmallerB AsmallerB AsmallerB AsmallerB AsmallerB AsmallerB AsmallerB AsmallerB AsmallerB AsmallerB AsmallerB AsmallerB AsmallerB AsmallerB AsmallerB AsmallerB AsmallerB AsmallerB AsmallerB AsmallerB AsmallerB AsmallerB = 0;AbiggerB = 0;AequalB = 0;end case;end process; end RTL;
