1、“集成电路工艺原理” 集成电路工艺原理复习2第一章导论半导体产业311 引 言 1.1 引 言 微电子学：Microelectronics 微型电子学微电子学是研究在固体（主要是半导体）材料上构成的微小型化电路及系统的电子学分支 微电子学：Microelectronics 微型电子学成的微小型化电路及系统的电子学分支。电子学4 核心：集成电路。 微电子学11 引 言 1.1 引 言 集成电路：IC Integrated Circuit通过一系列特定的加工工艺，将晶体管、二极管等有源件 容等 件 连 集成电路：IC，Integrated Circuit器件和电阻、电容等无源器件，按照一定的电路互
2、连，“集成”在一块半导体单晶片（如 Si 、GaAs ）上，封装在 个外壳内 执行特定电路或系统功能 在一个外壳内，执行特定电路或系统功能。封装后的集成电路511 特征尺寸Common IC Features1.1 特征尺寸Contact HoleLine Width Space关键尺寸(CD) ：集成电路中半导体器件能够加工的最小尺寸。它是衡量集成电路设计和制造水平的重要尺度，关键尺寸越小，6它是衡量集成电路设计和制造水平的重要尺度，关键尺寸越小，芯片的集成度越高，速度越快，性能越好11 特征尺寸 1.1 特征尺寸关键尺寸(CD) 的发展711 特征尺寸晶体管集成数量的发展1.1 特征尺寸1
3、971 年， Intel 的第一个微处理器 4004：10 微米工艺，仅包含 2300 多只晶体管；82010 年， Intel 的最新微处理器 Core i7：32 纳米工艺，包含近 20 亿只晶体管。12 摩尔定律The Moores Law摩尔定律1.2 摩尔定律Moore 定律是在1965 年由 INTEL 公司的 Gd M 提 的 Gor don M oore 提出的，其内容是：硅集成电路按照 4 年为 集成电路按照年为一代，每代的芯片集成度要翻两番、工艺线宽约缩小 30% IC 线宽约缩小 30%，IC工作速度提高 1.5 倍等发展规律发展。主要有以下三种“ 版本“ ：1、芯片上所
4、集成的晶体管的数目，每隔 18 个月就翻一番。、微处理器的性能每隔 个月提高一倍，而价格下降一倍。92、微处理器的性能每隔 18 个月提高一倍，而价格下降一倍。3、用一个美元所能买到的电脑性能，每隔 18 个月翻两番。13 硅片尺寸 1.3 硅片尺寸硅片尺寸（Wafer Size）的发展2008 年片尺寸 的发展2000 年1992 年1987 年年 1981 年1975 年1965 年 1965 年1050mm 100mm 125mm 150mm 200mm 300mm 450mm2 吋 4 吋 5 吋 6 吋 8 吋 12 吋 18 吋14 半导体产业发展趋势 1.4 半导体产业发展趋势S
5、iP3D 集成融合11ITRS 国际半导体技术蓝图1 4 More Moore 1.4 More Moore“More Moore”芯片特征尺寸的不断缩小。 从几何学角度指的是为了提高密度 性能和可靠性在晶圆水平和 从几何学角度指的是为了提高密度、性能和可靠性在晶圆水平和垂直方向上的特征尺寸的继续缩小 与此关联的 3D 结构改善等非几何学工艺技术和新材料的运用来影12关 结构改善等非几何学 技术 新材料 用来响晶圆的电性能。1 4 More MooreMore Moore1.4 More MooreHigh-K 材料：高介电常数，取代 SiO2 作栅介质，降低漏电。Hig h-K 材料相对介电
6、常数为 25 左右，甚至可以到 37。13gLow-K 材料：低介电常数，减少铜互连导线间的电容，提高信号速度。Low-K 材料相对介电常数在 3 左右。14ITRS 国际半导体技术蓝图1 4 More Than Moore 1.4 More Than MooreMore Than Moore功能多样化的“More Than Moore”指的是用各种方法给最终用户提供附加价值，不一定要缩小特征尺寸，如从系统组件级向 3D 集成或精确的封装15加价值，不一定要缩小特征尺寸，如从系统组件级向 3D 集成或精确的封装级(SiP)或芯片级(SoC) 转移。1 4 More Than Moore 1.4
7、 More Than Moore功率系统集成芯片(Power SoC or SiP )功率器件1615 集成电路 IC 企业划分 集成电路 IC 企业大致上可分为以下几类1.5 集成电路 IC 企业划分 通用电路生产厂，典型生产存储器和 CPU； 集成器件制造商(IDM- Integrated Device Manufactory 集成器件制造商(IDMIntegrated Device Manufactory Co.) ，从晶圆之设计、制造到以自有品牌行销全球皆一手包办，如 Intel，Mortorola； Foundry 厂，标准工艺加工厂或称专业代工厂商，如 TSMC 、SMIC ； F
8、abless：IC 设计公司，只设计不生产。如 AMD； Chipless：既不生产也不设计芯片，而是设计 IP 内核 授权给半 体公 使 如 核，授权给半导体公司使用。如 RAM（Advanced RISC Machines ） ； Fbli 轻晶片厂 有少量晶圆制造厂的 IC 公司17 Fablite ：轻晶片厂，有少量晶圆制造厂的 IC 公司。第二章硅和硅片的制备1821 半导体级硅 2.1 半导体级硅SiHCl3Polycrystalline silicon rod 多晶硅棒 西门子工艺提纯的材料有很高纯度：silicon rod 多晶硅棒99.9999999% (共 9 个 9) ；
9、没有按照希望的晶体顺序排列原子 还不 顺序排列原子，还不能直接使用。SGS 的西门子反应器19SGS 的西门子反应器22 晶体结构多晶和单晶结构 2.2 晶体结构 多晶和单晶结构多晶结构 单晶结构 多晶结构Polycrystalline structure单晶结构Monocrystalline structure单晶硅结构：晶胞重复的单晶结构能够制作工艺和器件特性所要求的电学和机械性能。糟糕的晶体结构和缺陷会导致微缺陷的形成 并将影响晶片制备20和缺陷会导致微缺陷的形成，并将影响晶片制备23 单晶硅生长CZ 法 2.3 单晶硅生长 CZ 法CZ 法( Czochralski 切克劳斯基） 法(
10、 切克劳斯 CZ 法生长单晶硅把熔化的半导体级硅液体变成有正确晶向并且被掺杂成 n 或 p 型的固体硅锭； 85%以上的单晶硅是采用 CZ 法生长； 以 的单晶 是采用 法长； 籽晶为所需晶向的单晶硅。CZ 法生长的硅锭Silicon Ingot Grown by CZ Method2123 单晶硅生长CZ 单晶炉 2.3 单晶硅生长 CZ 单晶炉Crystal puller andCrystal seed籽晶Crystal puller and rotation mechanism单晶拉伸与转动机械Single crystal siliconMolten polysilicon熔融多晶硅Si
11、ngle crystal silicon单晶硅Heat shield热屏蔽Quartz crucible石英坩锅Carbon heating element拉单晶炉Water jacket水套Carbon heating element碳加热部件22CZ 拉单晶炉CZ Crystal Puller23 单晶硅生长CZ 单晶炉 2.3 单晶硅生长 CZ 单晶炉 直拉法目的 实现均匀掺杂和复 直拉法目的：实现均匀掺杂和复制籽晶结构，得到合适的硅锭直径，限制杂质引入； 关键参数：拉伸速率和晶体旋转 关键参数：拉伸速率和晶体旋转速度。300 mm Si cr y stal puller 23ypPho
12、tograph courtesy of Kayex Corp., 24 单晶硅生长区熔法区熔法（Float Zone ）晶体生长 气体入口2.4 单晶硅生长 区熔法区熔法（Float Zone）晶体生长 气体入口Gas inlet (inert)卡盘Chuck熔融区Molten zone多晶硅（硅）棒rod可移动 RF 线圈Traveling RF coilRF 纯度高，含氧量低 晶圆直径小籽晶Seed crystal卡盘Chuck晶圆直径小24惰性气体出口Inert gas outChuck25 硅片制备晶向选取常用的硅片2.5 硅片制备 晶向选取常用的硅片 CMOS 电路 CMOS 电路P
13、 type （Boron doped）（100 ）晶向电阻率：1050 cm BJT BJT(111)晶向25第三章集成电路制造工艺概况2631 硅片制造厂的分区概述亚微米 CMOS IC 制造厂典型的硅片流程模型3.1 硅片制造厂的分区概述亚微米 CMOS IC 制造厂典型的硅片流程模型硅片制造前端抛光硅片起始薄膜硅片制造前端抛光无图形的硅片薄膜扩散 刻蚀 光刻 完成的硅片测试/拣选 t注入2732 CMOS 工艺流程 3.2 CMOS 工艺流程PassivationBond PadIMD1 W Via PlugMetal 2BPSGW Contact PlugMetal 1Poly Gat
14、eSpacerN+Source N+DrainP+SourceP+DraingGateOxidepSili co n Substr ate P+Silicon Epi Layer P-P-Well N-Well28S co Subst ate33 CMOS 工艺流程 3.3 CMOS 工艺流程UV lightSilicon substrateSilicon dioxideoxygenoxidephotoresistMaskexposedphotoresistexposedphotoresistCMOS工艺流程Oxidation(Field oxide)PhotoresistDevelopPho
15、toresistCoatingMask-WaferAlignment and ExposureExposed Photoresist流程中的主要polysiliconSilane gasDopant gasgate oxideoxygenoxideIonized oxygen gasphotoresistoxideIonized CF4gasoxideIonized CCl4gas主要制造步骤Scanning ionPolysiliconDepositionOxidation(Gate oxide)PhotoresistStripOxideEtchPolysiliconMask and Etc
16、h步骤GSDtop nitrideS DGsilicon nitrideContact holesS DG oxDGion beamSdrainS DGMetal contacts 29Active RegionsNitrideDepositionContactEtchIon ImplantationMetal Deposition and Etch第四章 氧 化 第章氧 化氧化物3041 二氧化硅的生成方法 4.1 二氧化硅的生成方法 热生长： 在高温环境里 通过外部供给高纯氧气 在高温环境里，通过外部供给高纯氧气使之与硅衬底反应，得到一层热生长的SiO2 。 淀积： 通过外部供给的氧气和硅
17、源，使它们在腔体中方应，从而在硅片表面形成一层薄膜。3142 热氧化生长化学反应 4.2 热氧化生长 化学反应氧化的化学反应 干氧：Si （固）O2 （气） SiO2( 固)氧化速度慢 氧化层干燥 致密 均匀性 重复性 氧化速度慢，氧化层干燥、致密，均匀性、重复性好，与光刻胶的粘附性好. 水汽氧化 Si （固）H O （水汽） 水汽氧化：Si （固）H2O （水汽） SiO2 （固）+ H2 （气）氧化速度快，氧化层疏松，均匀性差，与光刻胶的粘附性差。 湿氧：氧气携带水汽，故既有 Si 与氧气反应，又有与水汽反应。氧化速度、氧化质量介于以上两种方法之间32方法之间。43 二氧化硅的基本特性 4
18、.3 二氧化硅的基本特性热 SiO2 是无定形的( 熔融石英 1710) 密度 = 2 2 gm/cm3 密度 = 2.2 gm/cm3 分子密度= 2.3E22 molecules / cm3 晶体 SiO2Quartz = 2.65 gm/cm3良 的电绝 材料作介 良好的电绝缘材料( 作介质层) 带隙 EnergyGap 9 eV 带隙 EnergyGap 9 eV Resistivity 1E20 ohm-cm（高电阻率）3343 二氧化硅的基本特性 4.3 二氧化硅的基本特性高击穿电场( 不容易被击穿) 10MV/cm稳定和可重复的 Si/SiO2 界面；硅表面的生长基本是保形的。3
19、443 二氧化硅的基本特性 4.3 二氧化硅的基本特性 对杂质阻挡特性好 硅和 SiO2 的腐蚀选择特性好（HF 等） 硅和 SiO2 的腐蚀选择特性好（HF 等）3543 二氧化硅的基本特性 硅和 SiO2 有类似的热膨胀系数4.3 二氧化硅的基本特性 硅和 SiO2 有类似的热膨胀系数3644 二氧化硅的用途保护器件免划伤和隔离沾污（钝化）4.4 二氧化硅的用途保护器件免划伤和隔离沾污（钝化） SiO2 是坚硬和无孔（致密）的材料3744 栅氧电介质Gate Oxide Dielectric4.4 栅氧电介质Gate oxidePolysilicon Gaten- well p- well
20、p+ Silicon substratep- Epitaxial laye rV 的调整 VT 的调整:1. 阱掺杂浓度2 二氧化硅厚度382. 二氧化硅厚度44 掺杂阻挡Oxide La yer Dopant Barrier4.4 掺杂阻挡yp 作为掺杂或注入杂质到硅片中的掩蔽材料3944 金属间介质层 4.4 金属间介质层Metal-2 ILD-3Metal-1 1 ILD-2 gap fill ILD-2LI oxideILD-1n- well p- wellp+ Silicon substratep- Epitaxial layer4045 垫氧化层氮化硅缓冲层以减小应力( 很薄 )4
21、.5 垫氧化层氮化硅缓冲层以减小应力( 很薄 )4146 氧化生长模式 4.6 氧化生长模式氧化层厚度与消耗掉的硅厚度的关系20 Si SiONxN x 22 3 22 350 10 / 22 10 / NcmN cm 25.010 / 2.210 / Si SiONcmN cm 00.45 x x 4247 氧化速率 4.7 氧化速率：描述氧化物在硅片上生长的快慢 ：描述氧化物在硅片上生长的快慢 氧化物生长模型是由迪尔（Deal ）和格罗夫（Grove）发展的线性 抛物线性模型 发展的线性一抛物线性模型；2() tAtBt () ox oxtAtBt t 为硅片经过 t 时间后 SiO 的生
22、长厚度( m) tox 为硅片经过 t 时间后 SiO2 的生长厚度( m) B 为抛物线速率系数( m2/h) B/A 为线性速率系数( m/h) B/A 为线性速率系数( m/h) t0 为初始氧化层厚度( m) 为生成初始氧化层 t ( m)所用的时间(h) 43 为生成初始氧化层 to ( m)所用的时间(h) 47 氧化速率24.7 氧化速率2() ox oxtAtBt 氧化层足够 氧化层足够薄时 tox 很小厚时 tox 值大 tABtox t B tox244A48 选择性氧化 4.8 选择性氧化 选择性氧化区域是利用 SiO2 来实现对硅表面相邻器件间的电隔离。 局部氧化工艺
23、LOCOS（Llidti 局部氧化工艺LOCOS（ L ocal oxid ati on of silicon ）工艺；0.25 m 以上工艺常用 浅槽隔离技术STI （Shallow Trench Ilti ）工艺 025 以下工艺常用 I so lati on）工艺。0.25 m 以下工艺常用4548 局部氧化工艺LOCOS Process4.8 局部氧化工艺1. Nitride deposition 2. Nitride mask Si 片垂直放置，产量高； 控制反应区温度均匀，淀积的膜均匀性好; 控制反应区温度均匀 淀积的膜均匀性好; 淀积中 Si 片表面发生大量碰撞，有助于增强填隙能
24、力; 填隙能力; 一般热壁加热以保证很长范围的均匀温度63分布。56 LPCVD 淀积系统氮化硅（Si3N4 ）：5.6 LPCVD 淀积系统氮化硅（Si3N4 ）： 硅片最终的钝化层，能很好地抑制杂质和潮气的扩散。 掩蔽层。在 STI 工艺中，因其与 Si 的晶格常数和热膨胀系数差别比 SiO 大 故需要薄的垫氧 膨胀系数差别比 SiO2 大，故需要薄的垫氧。 因其介电系数（7.5）较 SiO2 （ 3.9）大，故不用于ILD 以免产生大的电容 降低芯片的速度 ILD ，以免产生大的电容，降低芯片的速度。用 LPCVD 淀积，可以获得良好阶梯覆盖能力和高度均匀性的氮化硅膜。3SiCl2H2(
25、气态)4NH3 （气态） 64Si3N4 （固态）6HCl（气态）6H2 （气态）57 LPCVD 淀积系统多晶硅：通常用 LPCVD 方法淀积 在 MOS5.7 LPCVD 淀积系统多晶硅：通常用 LPCVD 方法淀积。在 MOS器件中，掺杂的多晶硅作为栅电极。 通过掺杂可得到铁电的电阻 和 氧化硅优良的界面特性 和二氧化硅优良的界面特性 和后续高温工艺的兼容性 续 比金属电极更高的可靠性 在陡峭的结构上淀积的均匀性 实现栅的自对准工艺65 实现栅的自对准工艺57 LPCVD 淀积系统 5.7 LPCVD 淀积系统多晶硅掺杂： 扩散高温过程电阻率很低，掺杂浓度超过固溶度极限。1021，迁移率
26、 3040cm2/Vs 离子注入 剂量大时，1020，电阻率高 10 倍；迁移率 3040cm2/Vs 低温过程 淀积过程中加入杂质气体 10201021，迁移率3040cm2/Vs 低温过程；多晶硅温度系数： 30 40cm /Vs 低温过程；多晶硅温度系数：110-3/。665 8 PECVD 淀积系统等离子增强 CVD Pl Eh dCVD5.8 PECVD 淀积系统等离子增强 CVDPl asma- En h ance d CVD通过辉光放电等离子场中的高能电子撞击反应物气体分子，使之激活并电离，产生化学性质很活泼的自由基团，并使衬底产生更为活泼的表面结点，从而 自由基团 并使衬底产
27、更为活泼的表面结点 从而启动并加快了低温下的化学反应，实现化学气相淀积的技术。 的技术。1、设备的组成反应室和衬底加热系统、射频功率源、供气及抽气系统。675 8 PECVD 淀积系统PECVD 的优点5.8 PECVD 淀积系统PECVD 的优点：淀积温度低，如 LPCVD 淀积 Si3N4 温度 800900 PECVD 仅需 350 900 ，PECVD 仅需 350 。冷壁等离子体反应，产生颗粒少，需要少的清洗空间等。PECVD 的缺点填隙能力不足。PECVD 的缺点：HDPCVD 具有更好的填隙能力，因而在0.25 m 及以后技术节点取代 PECVD。68 及以后技术节点取代5 9
28、HDPCVD 淀积系统高密度等离子 CVD-HDPCVD5.9 HDPCVD 淀积系统HDPCVD：等离子体在低压下以高密度混合气体的形式直接接触衬底表面反应成膜。 反应温度低: 300 400； 反应温度低: 300 400； 薄膜填充高深宽比间隙能力强。HDPCVD 使用同步淀积和刻蚀，这是介质填充高深宽比间隙且无空洞的基础。高密度等离子体和衬底偏置产生的方向使 HDPCVD69能够填高深宽比间隙。5 9 HDPCVD 淀积系统HDPCVD 工艺的基本步骤5.9 HDPCVD 淀积系统的基本步骤1. 离子诱导淀积Ion-induced deposition指离子被拖出等离子体并淀积形成间隙
29、填充的现象2. 溅射刻蚀Sputter etch具备一定能量的 Ar 和因为硅片偏置被吸引到表面的反应离子轰击表面并刻蚀（移走）原子3. 再次淀积Redeposition原子从间隙的底部被剥离 通常会再次淀积到侧 原子从间隙的底部被剥离，通常会再次淀积到侧壁上，这对间隙侧壁和底部厚度的一致性来说很重要70重要5 9 HDPCVD 淀积步骤 5.9 HDPCVD 淀积步骤淀积刻蚀再次淀积715 9 HDPCVD 淀积实际填充高深宽比（大于 3 1 ）槽的步骤5.9 HDPCVD 淀积实际填充高深宽比（大于 3 ：1 ）槽的步骤CapSiO2Aluminum2 ) PECVD 帽1) HDPCVD
30、 间隙填充 3 ) CMP3-Part Process for Dielectric Ga p Fill) )72p512 介质及其性能介电常数 5.12 介质及其性能 介电常数介电常数介电常数：指材料在电场作用下存储电势能的有效性 代表介质作为电容的能力遇到的问题: 芯片集成度提高，互连线宽和导线间距减小，效性，代表介质作为电容的能力。电阻和寄生电容增大，导致 RC 信号延迟增加。解决的办法：采用铜作为互连金属减小电阻，采用低 k 材料作为层间介质减小电容，从而减小 RC 信号延迟。 层介 低 k 介质作为层间介质优点：73减少相邻导线间的电耦合损失，提高导线的传输速率。512 芯片性能In
31、terconnect Dela y (RC) vs. 特征尺寸( m)的变化5.12 芯片性能y 2.5互连延迟Interconnect delay (RC)2.01 0-9sec)互连延迟 Interconnect delay (RC)1.510time ( 1门延迟Gate delay1 . 00.5Delay 00.51.01.52.074特征尺寸Feature size ( m)512 芯片性能总互连电容5.12 芯片性能电容m)76线电容正比于绝Farads/cm65 线电容 C 正比于绝缘介质材料的 k 值；e (10-12F43K = 4K = 3 应用低 k 材料并辅以低电阻金
32、属连线会pacitance21K = 2K= 1低会 给 ULSI 互连系统带来性能上的优化。Cap00 0.5 1.0 1.5 2.0 2.5 3.0性能上的优化。75间距Space ( m)512 低 k 介质要求低 k 绝缘介质要求5.12 低 k 介质要求电学 机械学 热学 化学 工艺 金属化 低 缘介质要求低介电常数 好的粘附性 热稳定性 耐酸和碱 图形制作 低的接触电阻 低介电损失 低的收缩性低的热扩散系数 选择腐蚀 好的间隙填充能力 低的电子迁移 低的漏电流 抗开裂 高导热 低的杂质 平坦化 低的应力 高可靠性 低应力 无浸蚀 低的针孔 光滑表面 好的硬度 低的湿气吸收 少的颗粒
33、 与势垒金属兼容 好的硬度 低的湿气吸收 少的颗粒 与势垒金属兼容 可接受的存储寿命 低 k 介质须具备： 低 k 介质须具备： 低泄漏电流、低吸水性、低应力、高附着力、高硬度、高稳定性、好的填隙能力 便于图形制作和平坦化 耐酸碱以及低接触电阻76好的填隙能力，便于图形制作和平坦化、耐酸碱以及低接触电阻。513 高 k 材料 5.13 高 k 材料高 k 介质 高 k 介质 在 DRAM 存储器中引入高 k 介质，以提高存储电荷（或能量）密度，简化栅介质结构； 特征尺寸缩小，使栅氧厚度减小到几 nm，出现问题: 出现问题:栅极漏电流增加多晶硅内杂质扩散到栅氧甚至衬底控制栅氧厚度在几纳米的难度较
34、大。7755 介质及其性能高 k 材料 5.5 介质及其性能 高 k 材料随着 tgate 的缩小，栅 的缩小，栅G随着 gate 的缩小，栅 的缩小，栅泄漏电流呈指数性增长 超薄栅氧化层GSD氧化层栅氧化层的势垒直接隧穿的泄漏电流大量的晶体管tgate晶体管栅氧化层厚度小于 30 后限制： 30 20 78限制：tgate 30 to 20 55 介质及其性能高 k 材料 5.5 介质及其性能 高 k 材料EOT- equivalent oxide thicknessSchematic image of MOS transistors in the year 2003 and 2013.79
35、55 介质及其性能高 k 材料 5.5 介质及其性能 高 k 材料Physical and electrical thickness of high-k gate dielectric 80(ideal). SiO2equivalent thickness EOT is smaller than high-k physical thickness.第六章 第六章金属化8161 引言 6.1 引言金属化：在绝缘介质膜上淀积金属膜以及随后刻印图形以形成互连金属线和集成电路的孔填充塞的过程。 对未来的集成电路芯片 互连技术已成 对未来的集成电路芯片，互连技术已成为关键技术；为提高电路速度与集成度 应
36、尽可能缩 为提高电路速度与集成度，应尽可能缩短互连线，或减小金属电阻率铜代替铝作为互连金属，对深亚微米线宽，利用低 k 层间介质。8261 引言金属化多层金属化6.1 引言 金属化复合金属连接具有钨塞的通孔互连结构局部互连孔互连结构在硅衬底中的扩散的有源区初始金属接触扩散的有源区 互连：由导电材料制成的连线将电信号传输到芯片的不同部分，也被用于芯片上器件和器件整个封装之间的金属连接。 接触：芯片内部的器件与第一金属层间在硅片表面的连接； 通孔 穿过各种介质从某 金属层到毗邻金属层形成电通路的开口83 通孔：穿过各种介质从某一金属层到毗邻金属层形成电通路的开口。 填充薄膜：填充通孔以便在两层金属
37、间形成电连接。61 引言金属化在硅片制造业中常用的金属及合金6.1 引言 金属化在硅片制造业中常用的金属及合金 铝，铝铜合金 铜 阻挡层金属互连线 阻挡层金属 钛钨（TiW ） 、氮化钛（TiN ）等金属填充物 金属填充物 钨（ W） 、铝（ Al）等 硅化物8462 物理气相淀积 6.2 物理气相淀积 蒸发Evaporation 溅射Sputtering 金属 CVD 铜电镀Copper electrop latin g 铜电镀 pp p g8563 金属淀积系统溅射溅射6.3 金属淀积系统 溅射溅射：用高能粒子（经电场加速的正离子）冲击作为阴极的固态靶，靶原子与这些高能粒子交换能量后从表面
38、飞出 淀积在作为阳极的硅片 换能量后从表面飞出，淀积在作为阳极的硅片上，形成薄膜。具有淀积并保持复杂合金的能力能够淀积高温熔化或难熔金属能够在直径 8 寸以上的硅片上淀积均匀薄膜能够在淀积前清除薄膜沾污(原位溅射刻蚀) 能够在淀积前清除薄膜沾污 (原位溅射刻蚀)台阶覆盖较好8663 金属淀积系统溅射离子溅射镀膜过程分为三步6.3 金属淀积系统 溅射1 真空中产生气体正氩离子，加速轰击负离子溅射镀膜过程分为三步：1. 真空中产生气体正氩离子，加速轰击负电的靶材。2 离子通过物理过程从靶上撞击出原子 2. 离子通过物理过程从靶上撞击出原子。3. 溅射的原子迁移到硅片表面形成薄膜。前两步与离子溅射刻
39、蚀相同。在第三步中，从靶材料溅射出来的粒子，在真空环境中向基片作渡越运动，碰撞到基片后被基片吸附而淀积成薄膜8764 金属类型铝 6.4 金属类型 铝纯铝系统铝与 P 型硅能形成低阻欧姆接触。N 型硅表面杂质浓度超过 1019 3时 铝能与其形成低阻欧姆接触 双 度超过 1019cm- 3时，铝能与其形成低阻欧姆接触。双极及 MOS 类集成电路，均广泛采用铝作互连材料。优点 铝与 P 型硅及高浓度 N 型硅均能形成低欧姆接触。 电阻率低。 与 SiO2 粘附性强，无需粘附层。 2 能单独作金属化布线，工艺简单。 容易腐蚀，且在腐蚀铝时对 SiO2 和 Si 不产生腐蚀88264 金属类型铝 6
40、.4 金属类型 铝缺点 铝布线的电迁移现象比较严重。 硅在铝中的溶解和扩散，会产生铝尖楔现象，导致浅 PN 结退化甚至穿通。 高温下与 SiO2 反应，使铝膜变薄，电阻变大，SiO 受侵蚀。3SiO +4Al 3Si+2AlO SiO2 受侵蚀。3SiO2+4Al 3Si+2Al2O3 铝是软金属，容易擦伤。 金丝与铝互连线键合会产生黄斑和紫斑，可靠性差。8964 金属类型铝铝的应用6.4 金属类型 铝 铝厚度 5000 20000 电阻率：26528 -cm 电阻率：2.65 2.8 -cm铝互连线90铝互连线64 金属类型铝电迁移在金属中的小丘（Hillock）（El i i ）6.4 金
41、属类型 铝（El ectromigrat ion）小丘短接的两条金属线金属线中的空洞电迁移：外加电场对电子的加速，而撞击晶格上 电迁移：外加电场对电子的加速，而撞击晶格上的原子，使晶格上的原子离开原来的位置。个原子离开后 该点的相对电流密度增加 会 一个原子离开后，该点的相对电流密度增加，会导致更多的电子撞击晶格，直到发生金属的小丘形成和金属的断裂91形成和金属的断裂。62 金属类型铝改进措施：6.2 金属类型 铝改措 Al-Cu（4% ）合金或 Al-Si（ 12% ）-Cu （24% ）合金 采用溅射工艺以确保金属膜合金成分与靶一致。克服铝系统缺点的措施： 在铝中掺铜（24% ） ，可以有
42、效减缓电迁移。 在铝中掺硅（1 2%） 使硅在铝膜中达到饱和 在铝中掺硅（1 2%） ，使硅在铝膜中达到饱和，可以克服铝对硅的溶解。 采用铝丝键合技术 可以克服黄斑和紫斑 采用铝丝键合技术，可以克服黄斑和紫斑。 采用钝化层保护，可以避免铝膜的擦伤。Al TiW Pt Si 互连系统92Pt Si 互连系统65 金属类型铜铜互联的好处6.5 金属类型 铜1. 低电阻率Cu：1.678 -cm vs. 2.65 -f Al cm for Al2. 功耗低减少了线的宽度，降低了功耗3. 更高的集成密度更窄的线宽更少的金属层4 抗电迁移 比铝高四个数量级 更高的功率 4. 抗电迁移，比铝高四个数量级，更高的功
