1、【例 1】将 转换成十进制数201.解：2.10 212012 31234567 1075.【例 2】求 210?解： 2 51 余 数 2 25 1 低位b02 12 1 2 6 0 22 3 0 32 1 1 b40 1 高位 522134510b【例 3】用代数法求 的最简与或式。CDBAABF解： C【例 9】求 的最简与或式。解：这种类型的题目，一般首先对是非号下的表达式化简，然后对整个表达式化简。 CABABAF故： C【例 4】 用卡诺图法求 的最简与或式。13208741 ， mDF解： 的卡诺图及卡诺圈画法如图 1.1 所示1所得最简与或式为 BCAB1注意：卡诺图左上角的变
2、量分布根据不同的习惯有不同的写法，如另一种写法为CD/AB，对于这种写法，卡诺图中填 1 的方格也要相应改变为如图 1.2 所示。图 1.1 的卡诺图 图 1.2 的另一种卡诺图 F1 F1初学者常常犯这样的错误，在画卡诺图时，变量的分布按图 1.2 中的式样填写成CD/AB，而在方格中填“1”时，却按图 1.1 的样式填写，因而导致错误的结果。按照习惯，在画卡诺图时，从左上角到右上角，变量 A、B、C、D 排列的顺序与函数括号中的排列一致，或与真值表上的变量排列一致。DCBAF，【例 5】 求 的最简与或式。1543097654103 ， mDCBA解： 的卡诺图及卡诺圈画法如图 1.3 所
3、示。2所得 最简与或式： FACBF2注意：对同一个函数的卡诺图，有时存在不同的卡诺圈画法，因而所得的最简与或式的表达式不是唯一的，但不同表达式中与项的数目应该是相同的。例如：此题的另一种卡诺圈画法如图 1.4 所示。 根据 卡诺图后一种卡诺圈的画法，所得 最简与或式为F2 F2ACDBA从上述的 两种最简与或式中可知，它们的与项数目相同，化简程度一样，都是正2确的答案。【例 6】 求 的最简与或式。15214373 ， dmF解： 这是利用无关最小项化简逻辑函数的例题， 的卡诺图及卡诺圈画法如图 1.5F所示。所得最简与或式： DACB3注意：最小项 所对应方格中的 既可看成 1，也可看成
4、0，由于它对扩大圈 1 无帮m2d助，故可把它看成 0 而不圈它，如果圈它，就达不到化简的效果。第二章【例 3】 电路如图 2-3(a)、(b)、(c) 、(d)所示，试找出电路中的错误，并说明为什么。图 1.3 的卡诺图F2图 1.4 卡诺图后一种卡诺圈的画法F2 图 1.5 的卡诺图F31d00 01 11 10CDAB0001111011d111图 2-3 电路图解 ：图(a)：电路中多余输入端接“1”是错误的，或门有一个输入为 1，输出即为1。图(b)：电路中多余输入端接“0”电平是错误的，与门输入有一个为 0，输出即为0。 。图(c)：电路中两个与门输出端并接是错误的，会烧坏器件。因
5、为当两个与非门的输出电平不相等时，两个门的输出级形成了低阻通道，使得电流过大，从而烧坏器件。图(d)：电路中两 OC 门输出端虽能并接，但它们没有外接电阻至电源，电路不会有任何输出电压，所以是错误的。【例 3-1】分析图 3-4 所示电路的逻辑功能。解：该电路有四个输出函数，根据电路图可以得到： ； ；BAS00C0CBAS011C11由逻辑表达式可以看出： 、 是一位半加器0的输出， 、 是一位全加器的输出。所以，图 3-14 所示电路是两个两位二进制数 与 作加法A01B01的运算电路。【例 3-2】 组合电路如图 3-5 所示，试写出函数表达式和分析逻辑功能。解：A、B、 是原始变量，最
6、后的输出函数C1F 和 C 的函数表达式为：BA11可以看出，该电路的逻辑功能是一位全加器。【例 3-3】 一个组合逻辑电路有两个控制信号 和 ，要求：C12(1) 时， (2) 时，012CBAF0ABF(3) 时， (4) 时，12试设计符合上述要求的逻辑电路。解：首先，列出函数 F 的真值表。把控制信号 、 与变量 A、B 都视为所求电路21中的输入变量。变量在真值表中的排列由高位到低位的顺序是 。真值表如表 3-1C2所示。然后，画出函数 F 的卡诺图，如图 3-6 所示。化简后得到函数 F 的最简与或式为图 3-4 题 3-1电路图图 3-5 题 3-2电路图Y01234Y5673-
7、8线译码CBA图 3-8 由译码器构成函数 FABCBACF12122212 最后，画出电路图。由于题中没有限定门器件的种类，也没有限定只使用原变量，所以在画电路时就直接根据 F 逻辑式的需求使用与门、或门完成。电路图如图 3-7 所示。【例 3-4】请用 3-8 线译码器译码器和少量门器件实现逻辑函数。7630,，mABCF解：从表中可知 ，对 F 进行变换可得：Yii由译码器构成的函数 F 的电路图如图 3-8 所示。【例 4-1】 设主从 J-K 触发器的原状态为 1，按照图 4-3(a)所给出的 J、K、CP 输入波形，画出触发器 Q 端的工作波形。解： 【关键点】表 3-1 例 3-
8、3 真值表C21A B F0 0 0 0 00 0 0 1 10 0 1 0 10 0 1 1 00 1 0 0 10 1 0 1 10 1 1 0 10 1 1 1 01 0 0 0 11 0 0 1 01 0 1 0 01 0 1 1 01 1 0 0 01 1 0 1 01 1 1 0 01 1 1 1 1图 3-7 例 3-3电路图m760Ym76307630图 3-6 例 3-3卡诺图1100 01 11 10ABC2C100011110111117630，此题的特点在于激励信号 K 的某些跳变与 CP 脉冲的跳变发生在同一时刻，所以必须了解：Q 次态波形时取决于 CP脉冲下降沿前一
9、刻的 J、K 值而不是取决于 CP脉冲下降沿时刻的 J、K 值。画波形时，从第 1 个 CP 脉冲开始分析，看它的下降沿前一时刻的 J、K 为何值，再依据 J-K 触发器真值表所述的功能，确定 Q 的次态，也就是 CP 脉冲下降沿触发以后 Q 的新状态。【具体分析】1、为了便于说明，首先将 CP 脉冲从到编号； 2、第个 CP 脉冲下降沿前一刻，J、K 同为 1，经 CP 脉冲触发后 Q 必然翻转，所以在第 1 个 CP 脉冲下降沿后 Q 由 1 变为 0。3、第个 CP 脉冲下降沿前一刻，J=1、K=0，经 CP 脉冲触发后 Q 置 1，所以在第个 CP 脉冲下降沿后 Q 由 0 变为 1。
10、4、第个 CP 脉冲下降沿前一刻，J=K=0，经 CP 脉冲触发后 Q 保持不变，所以在第个 CP 脉冲下降沿后 Q 仍然为 1。5、第个 CP 脉冲下降沿前一刻，J=K=1，经CP 脉冲触发后 Q 翻转，所以在第个 CP 脉冲下降沿后 Q 由 1 变为 0。6、第个 CP 脉冲下降沿前一刻，J=K=0，经CP 脉冲触发后 Q 保持不变，所以在第个 CP 脉冲下降沿后 Q 仍然为 0。故该题 Q 的工作波形如图 4-3(b)所示。【例 4-2】 设主从 J-K 触发器的原状态为 0，输入波形如图 4-4(a)所示，试画出 Q 端的工作波形。解 ： 【关键点】该例题要求读者不但熟悉 J-K 触发
11、器的真值表，还应熟悉 、 的异步置 0、置 1 的功能。RDS画波形时，应首先考虑 、 的直接置 0、置D1 的作用。所谓直接置 0 置 1，是指不考虑 CP 脉冲的作用，也不考虑所有激励信号 J、K 的作用，只要 ，触发器 Q 就为 0；而只要 D( )，触发器 Q 就为 1。只有当0SR时，才分析 CP、J、K 对触发器 Q 的作用。【具体分析】1、为了便于说明，首先将 CP 脉冲从到编号，已知 Q 起始状态为 0； 2、第个 CP 脉冲期间， ( )，1SD0RQ 置 0，Q 保持不变仍为 0。3、第个 CP 脉冲期间， ( )，Q 置 1，使 Q 由 0 变为 1。SDR4、第个 CP
12、 脉冲到来时， ，该 CP 脉冲有效，因在它的下降沿前一时刻，所以在第个 CP 脉冲下降沿以后，Q 翻转，由 1 变为 0。1 KJ5、第个 CP 脉冲期间， 、 ，Q 置 1，使 Q 由 0 变为 1； 6、第个 CP 脉冲期间， 、 ，考虑到 J=K=1，经 CP 脉冲触发后 Q 应该1D 图 4-3 例 4-1时间波形图 图 4-4 例 4-2时间波形图在第个 CP 脉冲的下降沿翻转为 0，但是，在第个 CP 脉冲的下降沿 、0SD，Q 置 1；所以在第 个 CP 脉冲下降沿后 Q 仍然为 1。RD7、第个 CP 脉冲期间， 、 ，Q 置 0；使 Q 由 1 变为 0；最后，Q 的时间1
13、SDR波形图如图 4-4（b）所示。【例 4-3】 电路图如图 4-5(a)所示，输入信号 CP、R D 和 D 如图 4-5(b)所示，试画出 ，1的波形。Q2解： 【关键点】首先要找出电路中两个触发器之间的输入、输出的关系。有 ，而 的状态与J2Q1D后者无关。所以要先画 波形，然后将 作为触发器(2) 的激励信号，画 波形。Q11 2其次要注意到两个不同类型的触发器的状态翻转是在 CP 脉冲的不同时刻。 的翻1转对应 CP 脉冲的上升沿， 的翻转对应 CP 脉冲的下降沿。另外图中 JK 触发器的 端K2悬空，一般输入端悬空就表示接“1” 。【具体分析】1、为了便于说明，首先将 CP 脉冲
14、从到编号；在图(b)中，一开始 就为 0，所RD以 ， 起始状态都为 0。此后， 一直保持为 1，那么后面的 6 个 CP 脉冲都是有效Q2 RD触发。2、第个 CP 脉冲上升沿前一时刻，D=1，经 CP 脉冲触发后， 由 01。Q3、第个 CP 脉冲上升沿前一时刻，D=1， 保持不变仍然为 1；值得特别注意的是1第 2 个 CP 脉冲上升沿正对应着 由 10， 是否也立即由 10 呢？以往常有初学者认Q为 也立即由 10。其实 继续为 1，保持到第 3 个 CP 脉冲上升沿以后才由 10。对1第 4 个 CP 脉冲上升沿处的分析也是这样。此处， 由 01，而 并不立即变化，而是在第 5 个
15、CP 脉冲上升沿以后， 才由 10。这种滞后的响应正是 D 触发器的特征。画 时，注意到 就是 的值，而 ，根据 CP 脉冲下降沿触发的特点，由真Q21J22K值表确定次态，分析如前面例题所述。最后， ， 的工作波形如图 4-5(c)所示。12【例 4-4】 电路和输入波形 CP、A 如图 4-6(a)、(b)所示，设起始状态 ，试012Q画出 、 、B、C 的输出波形。12解： 该电路在两个触发器的基础上增加了组合电路。因为组合电路的特点是即刻的输出仅取决于即刻的输入。所以组合电路的输出波形仅依据输出函数的逻辑方程来画。根据图 4-6(a)，B、C 的逻辑方程为 ，QB21QC212（C）
16、图 4-5 例题 4-3的电路与时间波形图由上式可知，只有先画出时序电路的输出 、 的波形以后，才能画出 B、C 的波Q12形。注意到 ，所以在画 、 波形时又要求先画 波形、后面 波形。QD12121Q2画 、 波形时对 D 触发器的分析如前面所述，从第 1 个 CP 脉冲开始分析，针对每个1CP 脉冲的上升沿，辩认 D 输入，再按 确定次态。最后得到输出波形如图 4-6(c)Dn1所示。分析图 5.3 所示电路的逻辑功能，检查电路能否自启动。解：（1）方程式时钟方程： CPCP210驱动方程：nnQJ010102（5.1）nQK0120状态方程： nnnnnnn nnnn QQQQ 201
17、0120101212 0101010 )(（5.2 ） （1） 状态转换表（见表 5.3） 表 5.3 例 5.1 的状态转换真值表CP Q2n Q1n Q0n Q2n+1 Q1n+1 Q0n+11 0 0 0 1 0 02 1 0 0 0 1 03 0 1 0 0 0 14 0 0 1 0 0 0图 5.3 例 5.1 逻辑电路图1 1 1 1 1 1 02 1 1 0 1 0 13 1 0 1 1 0 04 0 1 1 0 1 0(3)画出状态转换图（见图 5.4）Q 2Q1Q0000 100 101 110 111001 010 011 图 5.4 逻辑电路的状态转换图（4）检查自启动。
18、经查，电路有 111、110、101、011 四个无效状态如图 5.2 所示，电路能够启动。（5）时序图（见图 5.5）CPQ1Q2Q3图 5.5 例 5.1 逻辑电路的时序图（6）功能说明：图 5.1 逻辑电路是一个同步四进制计数器。例 5.2 试分析图 5.6 所示电路，并说明其逻辑功能。解：（1）驱动方程：(5.3)nQJ123 nK1321(2)状态方程： nnnnn nnn QQKJQ13123331 2222 111（5.4）（3）状态表（见表 5.4）1 2 3 4 5图 5.6 例 5.2 逻辑电路图表 5.4 例 5.2 的状态表（4）状态图（见图 5.7）（5）时序图（见图
19、 5.8）（6）功能说明：图 5.6 电路是同步六进制加法计数器。例 5.6 设计一个七进制加法计数器。要求：（1）用最少的 JK 边沿触发器和少量与非门实现。（2）利用集成电路芯片 74LS160 和反馈清零法实现（异步清零）（3）利用集成电路芯片 74LS160 和反馈置数法实现（同 步置数）解：（1）用最少的 JK 边沿触发器和少量的与非门实现 计数器的状态图用 3 位二进制编码。2N则电路状态转换图如下图 5.17 所示画出图 5.17 所对应的卡诺图，见图 5.18图 5.7 例 5.2 的状态图图 5.8 例 5.2 的时序图图 5.16 图 5.13 修改后可自启动逻辑电路图 5
20、.17 例 5.6 状态转换图 从上图中求得状态方程如下：（5.12） nnnnn nnnn QQQ201210121210 0120210 )(JK 触发器的驱动方程（5.13）nnnnQKJ12012012120, 画逻辑电路图，如图 5.19 所示，经检查电路能够自启动。（2）用集成电路芯片 74LS160 的反溃归零法实现，电路如图 5.20 所示（3）用 74LS160 和同步置数法实现（见图 5.21 所示）N=7解：因为 74LS161 是个 16 进制计数器，其清零采用的是异步方式，置数采用的是同步方式，所以答案见图 5.45 所示。图 5.19 例 5.6 的逻辑电路图图 5
21、.18 例 5.6 的状态转换卡诺图图 5.20 用异步清零法实现七进制加法计数器图 5.21 用同步置数法实现七进制加法计数器图 5.19 用 JK 触发器构成的七进制计数器N7 N16412图 5.45 T5.10 电路图 图 5.46 T5.11 电路图N=12解：见图 5.46T5.12解：见图 5.47（166+12108）图 5.47 T5.12 电路图例 6.1 用集成芯片 555 构成的施密特触发器电路及输入波形 Vi 如图 6.3（a、b）所示，试画出对应的输出波形 Vo解：由图 6.4 所示集成电路定时器 555 内部电路结构可知，该施密特触发器的正向阈值电压（上触发电平）
22、图 6.3（a） （b） （ c）施密特触发器电路工作波形图,反向阈值电压)(3.253VVUCPT（下触发电平） ，)(7.151CNT见图 6.3（b）从 t=0 时刻开始， Ui 上升，但 Ui1.7V，电压比较器 A2 的输出 ，电压比较器 A2 的输出0S（见图 6.4 所示）Q1 （V 05V） ；当1R1.7VUi3.3V 时， ， ，使 Q1 保持不变；R当 Ui3.3 V 时， ， ，使 Q0（即 U00V） 。Ui 由 4V 开始下降，但当S1.7VUi3.3V 时， ， ，使 Q0 保持不变；当 Ui 下降到 Ui1.7V 时，又恢1复到 ， ，Q1。综上的述，该电路的输
23、出波形如 6.3（C）所示。0SR例 6.2 用集成芯片 555 所构成的单稳态触发器电路及输入波形 Vi 如图 6.5（a） 、 （b）所示，试画出对应的输出波形 Vo 和电容上的电压波形 Vc，并求暂稳态宽度 tw。解：由图 6.4所示的集成电路定时器 555内部电路结构知，电容 C 接芯片内晶体管T 的集电极。当T 管的基极电压为高电平时，T管导通。在电路接通电源开始时。电源 VCC 通过 R 向 C 充电。当 UC 上升到 时，比CV32较器 A1 输出低电平， ；此时，输入电压 Ui5V （见图 6.5a、b）,比较器 A2 输出高0R电平， ，触发器输出 。同时，T 管导通，电容
24、C 通过 T 放电，U C 下降。S1,Q当 UC 下降到 时， ，触发器 保持不变，输出电CiCV332RS1,0Q压 U00，就是电路的稳定状态。当 Ui 的下降沿到来，U i ，U C ，比较器V32A1 输出高电平， ；比较器 A2 输出低电平， ，此时触发器翻转，1R0S，输出电压 U0 高电平，三极管 T 截止，电源 VCC 又通过 R 向 C 充电。这样,1Q状态是暂稳态。当 UC 上升到 （3.3V ）时，比较器 A1 输出低电平， ，触发器CV32 0图 6.4 集成电路定时器 555 内部结构图 6.5 例 6.2 电路图 输入、输出波形和电容上电压 Uc 波形复位，输出电
25、压 U0 又变为零，电路暂稳态结束。与此同时，三极管 T 导通，电容 C 通过T 放电，电路恢复到到稳态。综上所述，输出波形 U0 和电容 C 上的电压 UC 如图 6.5（c ）所示。暂稳态宽度 RLnLnRtLnRCt CW 1.3.5)()(10 56.01.S例 6.3 用集成电路定时器 555 所构成的自激多谐振荡器电路如图 6.6（a）所示。试画出输出电压 UC和电容 C 两端电压 UC 的工作波形，并求振荡频率。解：由图 6.4集成电路定时器 555 内部电路结构，分析该电路工作原理。因为集成芯片的 2.6 两脚（即 A2 的同相输入端和 A1 的反相输入端）连接在电容 C 的上
26、端，这个端点上的电压 Uc 变动，会同时导致两个比较器的输出电平改变，即同时控制, 的改变。电源 Vcc 经过 R1R2 给电容 C 充电。当 Uc 上升到 Vcc 时，比较器 A1 输出RS 32低电平， =0，比较器 A2 输出高电平, =1，触发器复位，Q=0，Vo=0。同时 =1，三极SQ管 T 导通，电容 C 通过 R2，T 管放电。电压 Uc 下降，当 Uc 下降到 Vcc 时，比较器 A11输出高电平， =1，比较器 A2 输出低电平， =0，触发器置 1，Q=1，Uo=1 。此时，=0，三极管 T 截止，Vcc 又经过 R1，R 2 给 C 充电，使 Uc 上升。这样周而复始，
27、输出电Q压 Uo 就形成了周期性的矩形脉冲。电容 C 上的电压 Uc 就是一个周期性的充电、放电的指数曲线波形。Uo 和 UC 的工作波形见图 6.6（b）所示。充电脉宽 tWH0.7（R 1+R2）C=0.7（20+100）0.1=8.4（ms）放电脉宽 tWL0.7R 2C=0.71000.1=7（ms）振荡频率 )(6510)74.8(3HZtfWLH例 7.1 权电阻网络 8 位 D/ A 转换器如图 7.4 所示，设 UREF10V ，当R2K ,RF 1K 时，求：图 7.6（a） （b）例 7.3 电路图，工作波形图图 7.6 例 7.3 电路图、工作波形图（1）D / A 转换
28、器的最小可分辨电压 等于多少？（2）当输入数码a7a6a5a4a011111111 时，滿度输出电压 Uom 为多大？（3）当输入数码a7a6a0=10110111 时，输出电压 U0有多大？解：（1）因为最小可分辨电压是最低位数码 a0=1，其他位数码都为0 时所对应的输出电压 U0，所以 )(39.022777 VREFEF （2）当 a7a6a5a4a011111111 时 71067 21)21( REFFREom UU )(0945.3.25)()(887 V（3） 10014572 )8(10( 当 a7a6a0=10110111 时，输出电压U01831830.039V 7.13
29、7（V）例 7.2 设 8 位 T 型电阻网络 DAC 如图 8.5 所示，已知 UREF10V，输入量数字D11010110，试求：(1) R F3R 时，输出模拟电压 U0？(2) RF， 2R 时，输出模拟电压 U0， ？解：在图 7.5 电路中 n8，D 11010110（1） 当 RF 3R 时， 由 可得：UnE230图 7.4 例 7.1 电路图图 8.5 例 8.2 电路图图 7.5 例 7.2 电路图)0212012012(102 3456780 DUnREF)(3.45V（2）当 RF2R 时，DUnREF230)(57.148V例 7.3 四位电流型倒 T 型电阻网络 D
30、/ A 转换器如图 7.6 所示。已知参考电压UREF5V ，电阻 RR F1K，求最小可分辨电压 和滿度输出电压 U0m,当输入数字D1101 时，输出电压 U0 为多少？解：首先求最小可分辨电压 ：最小可分辨电压 是 Da 3a2a1a0=0001 时所对应的输出电阻 U0，这时只有开关 S0接上基准电压源 UREF，其他开关都接地，支路电流 I0流到集成运放的反相输入端 N 点，最小可分辨电压 为：I 0RF为了求出 I0，则必须优先求出总电流 I 的大小。设倒 T 型电阻网络的等效电阻为 R， ，根据从每个节点（不包括该节点本身）向右看，等效电阻为 2R，最后得知该电阻网络等效电阻 R R，因此总电流 I为： )(51mAKVUIREF)(312.060I )(5.5VF滿度输出电压 12)(40nmU)(687.31.当输入数字量 a3a2a1a0=1101 时，输出电压 U0为： )(0625.431.)(00 V图 7.6 例 7.3 电路图
