1、第 1 页 共 8 页华 东 交 通 大 学 20052006 学 年 第 一 学 期 考 试 卷试卷编号： （ A ）卷数字电子技术 课程 课程类别：必、限、任闭卷（ ）、开卷( 范围) （ ）： 考试日期： 题号 一 二 三 四 五 六 七 八 九 十 总分题分 100累分人签名得分考生注意事项：1、本试卷共 8 页，总分 100 分，考试时间 120 分钟。2、考试结束后，考生不得将试卷、答题纸和草稿纸带出考场。一、填空题(每空 2 分，共 20 分) 1 化简AABCD2 (10.2)D=( )B=( )H= ( )8421BCD3 若 TTL 逻辑门带同类逻辑门为负载，这时可能有两种
2、情况。一种情况是负载电流从外电路流入与非门，称为 负载；另外一种情况是负载电流从与非门流向外电路，称为 负载4 利用对偶原则直接写出 的对偶式 DBCALL5 某 RAM 有 10 根地址线，8 根数据线，其存储容量为 6 已知某热电偶输出电压范围为 00.025V(对应的温度范围为 0450)，要求能分辨的温度为 0.1，若要求对该电压进行 A/D 转换，最少需要选择（ ）位的 A/D 转换器 得分 评阅人承诺：我将严格遵守考场纪律，知道考试违纪、作弊的严重性，还知道请他人代考或代他人考者将被开除学籍和因作弊受 到记过及以上处分将不授予学士学位，愿承担由此引起的一切后果。 专业班级学号 学生
3、签名： 第 2 页 共 8 页二、选择题 (每题 2 分，共 10 分) 1 在（ ）情况下，函数 运算结果CBAF是逻辑 1（A）全部输入是“1” （B） 任一输入为 “1” （C）全部输入是“0” （D）任一输入为“ 0”2 组合逻辑电路由（ ）组合而成（A） 门电路 （B） 触发器 （C ） 计数器 （D） 寄存器3 电可擦除可编程存储器是（ ）（A）EPROM （B ）RAM （C） EEPROM （D）PROM4 JK 触发器在 CP 脉冲作用下，欲完成 的逻辑功能，输入信号应nQ1为（ ）（A）J=Q K= （B）J= K= Q nQn（C） J=K=1 （D）J= K= 1 5
4、下面几种说法正确的是（ ） （A）A/D 转换器中，逐次比较型 A/D 转换器转换速度最快（B ）时序逻辑电路的输出只与当前状态有关，与前一刻的状态无关（C）一个触发器可以存储一位信息 （D）JK 触发器不可连接成 D 触发器使用得分 评阅人第 3 页 共 8 页三、简答题（18 分）1 用卡诺图法将下列函数化简为最简“与或”表达式。（4 分） )1,0983,2()15,430(),( dmDCBAF2 给定组合逻辑电路的逻辑函数为 ，请判断该逻辑电路是CABDF否存在竞争冒险现象。 （4 分） 3 请用 ROM 实现逻辑函数 , （4 分） CABF1F2得分 评阅人与阵列或阵列AABBC
5、C_F1F2第 4 页 共 8 页4 下图为某一组合逻辑电路，请写出 Y 的逻辑函数表达式，画出真值表并分析其逻辑功能。 （6 分）四、分析题（22 分）1 分析下图所示异步时序逻辑电路，要求：(1) 写出驱动方程、状态方程并画出完整的状态表，状态图；(2) 画出初态为 000 时 Q2、Q 1、Q 0 的波形图。 （12 分）得分 评阅人CP=1&1ABC11 Y&CP Q2 Q2 1D C1 1D C1 Q1 Q1 F0 F1 F2 1D C1 Q0 Q0 第 5 页 共 8 页2 简述电路组成及工作原理。若要求扬声器在开关 S 按下后以 1.2KHZ 的频率持续响 10S，试确定图中 R
6、1,R2 的阻值（10 分）阀值输入（6 脚）触发输入（2 脚）Q(3 脚)状态1T CV3 C10 导 通C2 C保 持 保 持第 6 页 共 8 页第 7 页 共 8 页五、综合设计题（32 分）1 请用两片 74LS163 设计模 163 的计数器，其状态图如下：0000 00000000 00010000 00101001 00011001 001074LS163 的功能表如下：（ 10 分）得分 评阅人CRLDET*EP CP 3Q2100 0 0 0 01 0 D1 1 1 累 加 计 数1 1 0 保 持74LS163 功能表CPQ3 Q2 Q 0Q1 RCOETEPLDCRD3
7、 D2 D1 D 0CP74LS163Q3 Q2 Q 0Q1 RCOETEPLDCRD3 D2 D1 D 0CP74LS163第 8 页 共 8 页2 如图所示为由八选一数据选择器实现的函数 L，请写出 L 的逻辑函数；若用3-8 译码器加少量逻辑门，如何实现？请简单的写出设计过程并画出实现电路。（10 分）74LS138 的功能描述为，当 时，有：0,12BAG，否则全部输出为 1。17260121020 ,., YAYAG 2A10Y0 0 0 0 0D0 0 0 1 10 0 1 0 20 0 1 1 30 1 0 0 40 1 0 1 50 1 1 0 6D0 1 1 1 71 0A2A1A 0Y0Y1Y2Y3Y4Y5Y6Y7G174LS1382A2BGGD D D 0 0 0 1 0 A B C 0 L Y 74LS151 D0 D1 D2 D3 D4 D5 D6 D7 A2 A1 A0 G 74LS151 的功能表第 9 页 共 8 页3 用 JK 触发器和逻辑门电路设计一个同步四进制加 1 计数器，用 表示状01Q 态，要求其状态图如右所示。 （12 分）要求：（1）写出设计过程，可以不画出电路图（2）检查多余状态能否自启动。 010110100 0110 0110100 01101000 0111
