1、72006 年第 10 期 ( 总第 44 期 )基于 Electronics Workbench 6.0的数字电子钟设计与仿真周功明 1 周陈琛 2( 1.绵阳师范学院 四川绵阳 621000 2.汕头大学 广东汕头 515000)摘 要 ： 本文介绍了 Electronic Workbench6.0 软件作为电子工作台的强大功能。 并以数字电子钟的设计为例， 阐述如何应用该软件进行数字电路的设计与仿真。关键词 ： EWB6.0 数字电子钟 设计与仿真随着电子和计算机技术的进步，推动了 EDA 技术的普及与发展，从而推动了一场新的电子电路设计革命，使得电子工程师大量的设计工作可以通过计算机来
2、完成。传统的电子线路的设计过程要经过设计方案提出、方案验证和修改三个阶段，一般是采用搭接实验电路的方法进行，往往需要经过实验和修改的反复过程，直到设计出正确的电路。用 EDA 工具，电子工程师可以从概念、方法、协议等开始设计系统，大量工作可以通过计算机来完成，并可以将电子产品从电路设计、性能分析到设计出印制板的整个过程在计算机上自动处理完成。一、 电子工作平台 Electronics Workbench6.0软件的特点与功能电子工作平台 Electronics Workbench6.0(EWB6.0)( 现称为 MultiSim2001) 软件是加拿大 Inter-active Image T
3、echnologies 公司推出的电子电路仿真的虚拟电子工作台软件。在电子工作台上可以建立各种模拟数字及混合电路，并进行仿真。 EWB6.0 为用户提供高度集成的一体化的设计环境，为用户提供了与其它软件共用良好的运行、共享数据、更新结果以及与其它工具之间的集成性。 EWB6.0 提供全面集成化的原理图输入工具、数 / 模混合仿真以及在统一的环境中的波形显示，使得用户在方案的设计与调整中更加得心应手。当用户进行仿真时，波形与原理图是同时有效且可见。仿真器和显示波形实时精密结合在一起 , 实时更新分析的内容。 EWB6.0不但增加了用户设计过程的灵活性和反应速度，而且极大地简化了设计过程。 EWB
4、6.0 软件提供字信号发生器，逻辑分析仪、逻辑转换仪等数字仪器，它可以解决数字电路中的信号产生、多路波形观测和时序比较，特别是它特有的虚拟仪器逻辑转换仪可以实现真值表、逻辑表达式和逻辑电路三者之间的相互转换，为数字电路的设计带来极大的方便。其作用在数字电路的设计中尤为突出。二、 数字电子钟的设计与仿真1 设计要求用同步十进制集成计数器 74160 设计一个秒钟计数器，即六十进制计数器。用同步十进制集成计数器 74160 设计一个 24/12小时计数器，通过转换开关可实现二十四与十二进制计数值的转换。数字电子钟具有小时较时和分钟较时的功能。2 数字电子钟结构电路设计数字电子钟结构电路是一个典型的
5、数字电路系统，它由直流稳压电源，秒信号发生器，时、分、秒计数器82006 年第 10 期 ( 总第 44 期 )以及较时和显示电路组成。结构框图如图 1 所示。3 数字电子钟的电路设计(1) 秒钟 / 分钟计时电路的设计图 1 数字电子钟结构框图利用同步集成十进制计数器 74160 和带译码器的七段显示数码管组成的数字钟电路。计数器 74160 的功能真值表如图 2 所示。图 2 同步集成十进制计数器 74160 真值表根据同步集成十进制计数器 74160 的真值表，利用两片 74160 组成的同步六十进制递增计数器如图 3 所示，其中个位计数器（ C 1 ）接成十进制形式。十位计数器（ C
6、2 ）选择 Q C 与 Q B 做反馈端，经过与非门（ NEND ）输出控制清零端（ CLR 1 ），接成六进制形式。图 3 秒钟 / 分钟计时电路个位与十位计数器之间采用同步级连复位方式，将个位计数器的进位输出控制端（ RCO ）接至十位计数器的容许端（ ENT ），完成个位对十位计数器的进位控制。将个位计数器的 RCO 端和十位计数器的 Q C 与 Q A 端经过与门 AND1 和 AND2 由 C O 端输出，作为六十进制的进位输出脉冲信号。当计数器的状态位 59 时， C O 端输出高电平，在同步级连方式下，容许高位计数器计数。电路创建完成后，进行防真实验时，利用信号源库中的 1HZ
7、方波信号作为计数器的时钟脉冲源 。因为秒钟与分钟计数均由六十进制递增计数器来完成，为在构成数字钟系统时使电路得到简化，可以将图3 所示电路创建为子电路表示。具体操作过程如下：首先在 EWB 主界面内建立图 3 所示的六十进制计数器电路，闭合仿真电源开关，经过计数器功能测试，确定计数器工作正常。其次选中虚线框内所示部分电路后，再选择电路（ circuit ）菜单中创建子电路（ create subcircuit ）选项，则主界面内弹出子电路设置对话框，如图 4 所示。最后在对话框内添入电路名称（分计时）后，选择在电路中置换（ Replace in Circuit ）选项，得到用子电路表示的六十进
8、制递增计数器，即秒钟 / 分钟计时子电路，如图 5 所示。图 4 分计时子电路对话框92006 年第 10 期 ( 总第 44 期 )图 5 秒钟 / 分钟计时子电路(2)24/12 进制递增计数器的设计利用两片 74160 组成的能够实现二十四与十二进制计数值的转换的同步十进制集成计数器，如图 6 所示。图中个位与十位计数器均接成十进制计数器形式，采用同步级连复位方式。图 6 24/12 进制递增计数器选择十位计数器的输出端 Q B 和个位计数器的输出端Q C 通过与非门 NAND2 控制两片计数器的清零端（ CLR 1 ），当计数器的输出状态为 00100100 时，立即译码反馈清零，实现
9、二十四进制递增计数；若选择十位计数器的输出端 Q A 与个位计数器的输出端 Q B 通过与非门NAND1 控制两片计数器的清零端（ CLR 1 ），当计数器的输出状态为 00010010 时，立即译码反馈清零，实现十二进制递增计。敲击 Q 键，使开关 Q 选择与非门 NAND2输出或者 NAND1 输出可实现二十四和十二进制递增计数器的转换。该计数器用作数字钟的计数器。为简化数字电子钟电路，需要将图六所示的虚线框内电路转换为子电路，转换方法与上述六十进制的分钟计数器相同。用子电路表示的 24/12 进制递增计数器如图 7 所示。图 7 用子电路表示的 24/12 进制递增计数器(3) 数字电子
10、钟系统的组成利用六十进制和 24/12 进制递增计数器子电路构成的数字电子钟系统如图八所示。在数字电子钟系统电路中，由两个六十进制同步递增计数器分别构成秒计时器和分计时器，级连后完成秒、分计时，由 24/12 进制递增计数器实现小时计数。秒、分、时计数器之间采用同步级连方式。开关 Q 控制二十四和十二进制递增计数器的转换选择。敲击 S 和 F 键，可控制 S 和 F 将秒脉冲直接引入时、分计数器，实现时计数器和分计数器的校时。图 8 数字电子钟系统图对于图 8 数字电子钟系统图，为了进一步简化电路，还可以利用子电路嵌套功能，将虚线框内电路转换为更高一级的子电路，成为子电路数字电子钟，用嵌套子电
11、路表示的数字电子钟电路如图 9 所示。而且以上创建的各种子电路都可以存入自定义元器件库中，在其它电子系统设计中需要时，可以直接调用这些子电路，使系统的设计更加方便、快捷。如果需要，还可以在小时显示的基础上，增加上、下午或日期显示、整点报时电路以及作息时间提示（铃声）电路等。102006 年第 10 期 ( 总第 44 期 )图 9 嵌套子电路表示的数字电子钟电路四、结束语综上所述， ElectronicWorkbench6.0 软件作为电子工作台具有强大的功能。在电子工作台上可以建立各种模拟数字及混合电路，并进行仿真。 EWB6.0 为用户提供高度集成的一体化的设计环境，为用户提供了与其它软件
12、共用良好的运行、共享数据、更新结果以及与其它工具之间的集成性。 EWB6.0 不但增加了用户设计过程的灵活性和反应速度，而且极大地简化了设计过程，其作用在数字电路的设计中尤为突出。利用 EWB6.0 工具，电子工程师可以从概念、方法、协议等开始设计系统，大量工作可以通过计算机来完成，并可以将电子产品从电路设计、性能分析到设计出印制板的整个过程在计算机上自动处理完成。参考文献1 李忠波， 袁宏. 电子设计与访真技术 M. 北京： 机械工业出版社， 20042Zhongbo Li ， Electronic Technique.M.Beijing ： Mechannic Industrical Pr
13、ees ， 20003 陈晓文 .用 Multisim200EWB6.0 软件设计数字电路 J. 电子制作， 2002 ，84 杨元挺 . 电子技术技能训练 . 北京 ：高等教育出版社， 20025 郭兵 . 电子设计自动化 (EDA) 技术及应用 . 北京： 机械工业出版社， 2003四、 逻辑仿真软件逻辑仿真可以通过编写 ABEL 程序来进行仿真。具体仿真文件略。仿真结果如下图：本设计共占用35个 Macrocells ， 10 个 GLBs ， 32 个I/Os ， 39 个 Nets ，充分利用了芯片的资源。该设计已经成功下载，联机调试完成。总之,美国 Lattice 公司将“在系统可编程 (isp) ”技术应用到高密度可编程器件中，形成既有可编程逻辑器件 (PLD) 的性能与特点，又有现场可编程逻辑阵列(FPGA) 高密度和灵活性的在系统可编程逻辑器件。本设计就是对这种器件进行了一定的开发及应用，有关isp 器件的开发及应用还值得我们作进一步的探索。( 上接 6 页 )
