1、1,现代微机原理与接口技术,主讲 杨全胜,2007年春季版,东南大学计算机科学与工程学院,2,第0章 本课程介绍,3,0.1本课程在计算机课程体系中的位置,硬件类,软件类,CPU及整机设计（计算机组成原理）,BIOS与接口驱动程序设计,模拟电路、数字逻辑电路设计,嵌入式/单片机系统,SOC芯片设计,计算机系统结构,外围接口电路设计,操作系统,编译系统,数据库,数据结构,C+,JAVA,离散数学,计算机系统综合设计,电子商务,多媒体技术,算法设计、数值分析、信号与系统、计算机理论课程、数学基础课程,汇编语言,软件工程,VB,4,0.2本课程的教学目的,掌握先进微处理器芯片结构、微型计算机实现技术
2、、计算机主板构成、各种接口技术原理及其应用编程方法； 掌握汇编语言程序的编写方法，尤其掌握接口访问的方法。 了解微机技术新的发展趋势，系统科学地获得分析问题和解决问题的训练；提高分析和设计接口的能力。,5,0.3本课程的要求,不仅要学习微机各种接口电路的原理与作用，熟悉PC系列机接口电路，而且还要掌握常用接口的设计与分析方法，学会使用汇编语言和C语言对接口进行编程，并具有一定的动手实验能力和接口应用程序的编写能力，为微机的深入应用和嵌入式系统SOC设计等的学习与实践打下良好基础。同时有兴趣的同学自学Windows 2000/XP驱动程序的编写方法。 一定要下载和打印或复印电子讲义，课堂上注意听
3、讲并及时记录教师课堂上补充的内容，认真独立完成作业，做好课程实验和自修实验、做好课前预习和课后复习。,6,0.4本课程的学习方法,1）抓住IBM PC/XT机基本结构这条主线，分析其基本结构，掌握各接口电路及可编程接口芯片的应用。,特点：本课程涉及的知识范围广，内容多,2）进一步扩展和延伸 CPU从8086Core 2 Duo，从实模式保护模式； 汇编语言CPU及接口直接控制，16位32位汇编； 总线PCI，USB等； 中断从实模式下的中断向量保护模式下的中断描述符；从传统中断PCI中断串行中断 芯片组从中大规模集成电路(8237、8254、8255、8259等） 超大规模集成电路(82815
4、EP、82801BA)。,7,0.4本课程的学习方法,3）理论与实践相结合，锻炼实验动手能力。 掌握汇编语言编程方法 掌握x86系列寻址方式 掌握x86常用指令 学会x86汇编程序编写方法 掌握PC机接口程序的编写方法 充分利用12学时的课程实验和自修实验锻炼自己的编程能力和接口设计与分析能力 （实验原则：接口实验统一安排12学时在电工电子中心做，当场验收。汇编实验由同学在自己机器上做，两类实验最后统一交实验报告）,8,4）从系统的角度弄清楚“软件发出I/O写指令CPU及译码电路产生数据/控制信号接口电路产生对外设的数据信号和控制信号”的过程，以及“外设的数据和运行状态接口电路 CPU I/O
5、读指令将数据或状态送到软件”的过程；,0.4本课程的学习方法,5）学会分析与设计接口电路的基本方法,a. 分析接口两侧的情况,d. 进行正确的信号转换,b. 合理选择接口芯片,e. 接口驱动程序的分析与编写*,c. 正确分析相关芯片的时序搭配,9,0.5本课程内容组织,第1章CPU与整机：CPU的信号与工作模式、PC结构,第11章-软件如何控制CPU和接口：指令系统和汇编编程（在教师讲授重点的基础上，通过预习、实验与练习自学）,第3章-总线如何工作：总线标准（PCI、USB）,第5章-I/O接口如何主动与CPU通信：中断技术（8259）,第6章-I/O接口的定时与计数功能：（8254）,第7章
6、-I/O接口的并行通信：8255与打印机接口标准,第8章-I/O接口的串行通信：串行通信协议与8250,第4章-I/O接口直接和MEM通信：DMA（8237，全自学）,第10章-I/O软接口技术：保护模式存储，WDM驱动程序编写（全自学）,第2章-CPU如何与MEM或I/O设备通信：I/O接口与译码,10,第1章 微机结构的发展和特点,11,x86前,x86架构,4位处理器 4004、4040,8位处理器 8008、8080、8085,IA-16 8086、8088、80286,IA-32,Pentium前 80386、80486,Pentium,早期架构 Pentium、Pentium MM
7、X,P6架构 Pentium Pro、Pentium II、Pentium III、Pentium II/III Xeon/Celeron,NetBurst架构 Pentium 4、Pentium D、Pentium Extreme Edition、Xeon,其中Pentium D 和Pentium Extreme Edition支持Dual-Core技术、Extended Memory 64 Technology(EM64T），Pentium Extreme Edition还支持Hyper-Threading (HT)技术,1.1 Intel微处理器家族发展概述,Core Core Duo、
8、Core 2 Duo,12,硬件,软件,控制器,运算器,系统软件,用户软件,操作系统 Windows XP、Linux,CPU,存储器,输入设备,输出设备,系统应用软件 汇编、编译、调试、数据库管理软件,微机系统,1. 微机的基本组成,硬件是系统的硬平台，操作系统是系统的软平台，系统应用软件通常支撑用户软件的开发。,1.2 微机的组成,13,2. 程序是如何能够操作硬件,高级语言源程序,编译,汇编语言源程序,汇编,二进制机器作业指令,操作系统调度或BOOT引导,二进制机器指令流,CPU取指、译码、控制单元,电路上的控制信号,直接控制CPU各部件运作,通过接口电路控制外设运作,14,3. PC机
9、环境下用户软件对外部硬件的访问方法,裸机,BIOS,操作系统,用户程序,15,a.直接访问,特点：可以直接进行内存和端口的访问，也可以自行在CPU的各种工作模式间切换。通常所有的端口和内存都是对程序员开放的。 工具：汇编语言或C语言。 应用：BIOS都是基于这种低级层次用汇编来编写的。部分操作系统的驱动程序和部分用户程序也有使用这种方法的。 优点：能够编写速度最快，占用空间最小的有效代码。 缺点：需要对硬件和接口有很熟悉的了解。要会汇编，或熟练使用C语言的指针。不利于增加对新设备的控制。,16,b.通过BIOS访问,特点：通过BIOS提供的功能调用间接地对内存或端口访问，从而控制硬件。 工具：
10、汇编语言或C语言。 应用：驱动程序有些会使用这些功能调用。需要获得高效率的应用程序也采用这种方法。 优点：能够编写速度较快的有效代码。可以不需要编写直接对硬件进行控制的代码。 缺点：需要对底层信号有所了解。增加对新设备的控制不是很方便，但好于直接访问。,17,c.编写操作系统驱动程序,特点：使用BIOS功能调用或直接访问的方法编写符合特定操作系统资源管理规范的设备驱动程序。 工具：VC+与DDK开发包，或第三方开发工具如DriverStudio。 应用：在操作系统层面上的设备控制，并为用户程序提供API支持。 优点：既控制硬件，又保证操作系统的完整与安全。 缺点：需要对底层信号有所了解。需要对
11、操作系统的各个管理模块有深入的了解。,18,d.使用操作系统提供的应用层访问,特点：使用操作系统各种驱动程序所提供的功能调用或API函数间接对硬件或内存进行访问。 工具：VC+、Delphi、Java、C#等。 应用：编写面向终端用户的各类应用程序。 优点：无需对硬件控制有太多了解，只需完成应用层面的工作就可以 ，而且还保证操作系统的完整与安全。 缺点：需要了解大量的API和功能调用函数的功能。由于是间接调用，所以代码的效率和编译系统有很大的关系。,19,4. 微机的硬件结构,地址只能由CPU或DMA控制器发出到其他部件。 控制信号每根都是单向的，或者传送CPU发出的控制信息、或者是部件发回的
12、状态信息。,20,8/16位外部数据线,AH AL,BH BL,CH CL,DH DL,SP,BP,DI,SI,通 用 寄 存 器,AX,BX,CX,DX,ALU数据总线（16位）,运算寄存器,标志寄存器,EU 控制系统,执行单元EU,1 2 3 4 5 6,数据总线 8088:8位 8086:16位,总线控制逻辑,地址总线 20位,指令队列,8088,8086,Q总线 （8位）,指令指针,段寄存器,外部 总线,总线接口 单元BIU,20位地址线,16位内部数据线,返回,1.3 微处理器结构 1.3.1 8086/8088微处理器,21,总线接口单元BIU (Bus Interface Uni
13、t)完成CPU与主存储器或外围设备之间的信息传送执行单元EU (Execute Unit)完成指令的执行,两个单元独立，并行工作，使指令的读取与执行部分重叠，提高了指令的执行速度 指令流水线结构,取指 执行 取指 执行 取指 执行 取指 执行,取指 取指 取指 取指 取指,执行 执行 执行 执行,BIU,EU,时间,时间,8086/8088 流水线执行方式,非流水执行方式,22,一、8088引脚信号,23,S4、S3的组合所代表的正在使用的寄存器,S5：= 1，CPU可响应可屏蔽中断请求；= 0，CPU禁止一切可屏蔽中断请求。,S6：恒等于零。,24,二、8086/8088的工作模式（最小模式
14、）,转到最大模式,8088/8086,25,8088总线操作,26,转到最小模式,（最大模式）,27,8288引脚图,28,8288在PC/XT机中的连接,软件指令如何与硬件信号对应？,（8288工作在系统总线方式）,8288,29,BX,IORC,30,三、时钟周期、总线周期和指令周期,每两个相邻的时钟脉冲上升（下降）沿之间的时间间隔称为T状态，也称为时钟周期（Clock Cycle）,CPU与存储器或输入/输出端口进行一次数据传输所花费的时间称为一个总线周期（Bus Cycle） 对于8088CPU, 它的总线周期是其与存储器或输入/输出端口存取一个字节所花费的时间。,执行一条指令所需要的
15、时间称为指令周期（Instruction Cycle）,31,指令周期,总线周期,(总线周期),时钟周期,时钟周期,时钟周期,时钟周期,单周期指令CPU的指令周期只包含一个时钟周期,32,A19A16/S6S3,思考：1. 这是8088在什么模式下的总线周期时序图2. ALE为什么要在T1周期有效？3. 数据为什么要在T3周期而不能在T2周期有效？,33,8086在最大模式下总线周期,34,掌握时序的重要性：,当CPU与存储器以及I/O端口连接时，要考虑如何正确地实现时序上的配合,当微机应用于实时控制时，必须估计或计算CPU 完成操作所需要的时间，以便与控制过程配合,了解时序有利于我们深入地了
16、解指令的执行过程,了解时序有利于我们利用汇编编写核心代码的时候，选用适当的指令，以尽量缩短指令的存储空间和指令的执行时间,35,80x86系列微处理器兼容 有64位数据总线、 32位地址总线，寻址空间4GB。 RISC型超标量结构 - 两个5级整数指令流水线，一个8级浮点流水线。 具有超级流水线技术的高性能浮点运算器。 数据-代码分离式高速缓存，符合MESI协议。 增强的错误检测和报告功能。 利用片上分支目标缓冲器提高分支指令预测准确性。 常用的指令不采用微程序设计，而改用硬件实现。 支持64位外部数据总线突发传输方式 通过APIC总线支持多处理器系统,一、Pentium微处理器特点,1.3.
17、2 Pentium 微处理器,36,二、Pentium微处理器内部结构,=指令预取 =首次译码 =二次译码 =指令执行 =写回R,37,三、Pentium的工作模式,实地址模式 - 与8086/8088兼容，但可以处理32位数据 - 1MB内存空间，分段管理，所有程序全在0 (核心)级 - MS-DOS运行在此模式下，PC机开机首先进入的也 是该模式 - 对内存和程序甚至操作系统没有任何保护能力,保护模式 - 支持多任务操作，并保护每个任务的数据和程序 - 存储器采用虚拟地址空间、线性地址空间和物理地址空间三种方式来描述，具有存储保护功能 - 虚拟地址空间64TB（246） - 4级管理，可以
18、使用分页或分段技术管理内存 - Windows、Linux操作系统均运行在该模式下,38,虚拟8086模式（V86模式）,系统管理模式 - 为操作系统和正在运行的应用程序提供透明的电源管理和系统安全平台功能 - 进入本模式系统将转到一个独立的地址空间运行，并保存当前程序或任务的基本环境,- 在保护模式下可以同时模拟多个8086处理器的工作,39,工作模式的转换,CPU复位,CR0.PE=1,CR0.PE=0,RSM指令,中 断,SMI#,RSM指令,SMI#是外部系统管理中断引脚来的信号,中断返回 任务切换 (修改EFLAG中的VM位）,SMI#,SMI#,RSM指令是从系统管理中断服务程序中
19、返回的指令,RSM指令,40,四、PentiumPentium 4的寄存器,基本寄存器,系统级寄存器,调试与测试寄存器,浮点寄存器,通用寄存器,指令指针寄存器,标志寄存器,段寄存器,控制寄存器,系统地址寄存器,数据寄存器,地址指针寄存器,变址寄存器,41,AH AL BH BL CH CL DH DL SP BP DI SI,累加器 基址变址 计数 数据 堆栈指针 基址指针 目的变址 源变址,32位,1.通用寄存器,16位,AX BX CX DX SP BP DI SI,16位名称,AX、BX、CX、DX、SP、BP、DI、SI分别是EAX、EBX、ECX、EDX 、ESP、EBP、EDI、E
20、SI的低16位 AL、BL 、CL、DL分别是AX、BX、CX、DX的低八位 AH、BH 、CH、DH分别是AX、BX、CX、DX的高八位,转20,EAX EBX ECX EDX ESP EBP EDI ESI,32位名称,高16位扩展,42,1.通用寄存器,EAX 累加器 存放操作数和结果，乘除运算、I/O指令中特指 EBX 基址寄存器 查表转换和间接寻址时存放基址 ECX 计数寄存器 串操作和循环中做计数 EDX 数据寄存器 乘除运算、I/O指令中特指,可以32位、16位或8位形式访问，例如，EAX可使用16位的AX，也可以使用8位的AH、AL,43,1.通用寄存器,ESP 堆栈指针寄存器
21、，存放栈顶地址 EBP 基址指针寄存器，存放栈段基地址 ESI 源变址寄存器 EDI 目的变址寄存器,存放地址的偏移量，也可存放操作数， 但只能以32位或16位为单位访问 如：ESI可以使用16位的SI,44,2.段寄存器,CS 代码段寄存器 DS 数据段寄存器 SS 堆栈段寄存器 ES 附加段寄存器 FS、GS 附加段寄存器,段寄存器均为16位的寄存器 用于存储器寻址，存放段的开始地址 FS、GS是80386以后添加的，CS、DS、SS、ES是从8088/8086继承的,45,3.指令指针寄存器,EIP 指令指针寄存器：即程序计数器，指向下一条指令在代码段中的偏移量,16位的IP,高16位扩
22、展,32位指令指针寄存器EIP,46,EFLAGS 标志寄存器（ 程序状态字寄存器PSW ）：记录系统运行中的各种状态 和信息。由各种标志位构成，反映运算后的结果特征，将影响某些指令（如条件转移指令）的执行。,4.标志寄存器,47,8086/8088程序状态寄存器（标志寄存器）b15 b8 b7 b0OF DF IF TF SF ZF AF PF CF符号 名称 值为“1”的条件 CF 进位标志 加/减法时产生进位/借位OF 溢出标志 运算结果超出有符号整数能表示的范围ZF 零标志 运算结果为0时SF 符号标志 运算结果的最高位为“1”时AF 辅助进位标志 运算时半字节（b3）产生进位/借位P
23、F 奇偶标志 操作结果低8位为“1”的位数为偶数时DF 方向标志 串操作中地址指针向低地址方向移动IF 中断允许标志 允许CPU响应可屏蔽中断请求时TF 跟踪标志 CPU处于单步执行的工作方式,48,思考题：以下的几个4位十六进制数相加，会使得8088状态寄存器的以下几位为什么值？,1 1 0 1 0 1,1 1 0 0 1 0,0 0 1 0 1 1,0 0 0 0 1 0,49,注意: 进位标志CF是表示无符号数是否超出范围，但运算结果仍然正确； 溢出标志表示的是有符号数运算结果是否超出范围，超出范围则运算结果已经不正确； 处理器对两个操作数进行运算的时候是按照无符号数求得结果，并相应设置
24、CF，根据是否超出有符号数的范围设置OF； 对于程序员，如果做无符号运算，应该关心CF，做有符号运算应该关心OF。,50,符号 名称 值为“1”的条件 IOPL IO特权位 其值表示该任务使用的I/O操作的特权级00为最高的核心级，11是最低的用户级NT 嵌套标志 当前任务嵌套在另一个任务中时RF 恢复标志 DBUG调试时忽略下一条指令遇到的断点VM 虚拟8086模式 从保护模式进入到虚拟8086模式AC 对齐检查 当有数据访问出现对齐故障的时候VIF 虚拟中断位 允许V86扩展或允许保护模式虚拟中断VIP 虚拟中断挂起位 虚拟中断被挂起ID 标识位 对它的读写表明处理器支持CPUID,这部分
25、同8088,OF,3122 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0,DF,IF,TF,SF,ZF,AF,CF,PF,IOPL,NT,RF,VM,AC,VIF,VIP,ID,保 留,Pentium 4标志寄存器,51,5. 控制寄存器,31 12 11 4 3 0,PWT,PCD,页目录基地址寄存器,CR3,页故障线性地址寄存器,CR2,31 0,保 留,CR1,WP,31 30 29 18 17 16 5 4 3 2 1 0,NE,ET,PE,MP,NW,CD,PG,CR0,31 0,EM,TS,AM,PGE,PCE,8,
26、31 7 6 5 4 3 2 1 0,MCE,PAE,PSE,DE,TSD,VME,PVI,保留，缺省为全0,CR4,52,写保护 定位屏蔽 允许分页 禁止Cache 不写贯穿,保护模式允许 浮点协处理器监控 模拟浮点协处理器 任务切换 处理器扩展类型 数值异常,WP,31 30 29 18 17 16 5 4 3 2 1 0,NE,ET,PE,MP,NW,CD,PG,CR0,EM,TS,AM,CR0是在以前286MSW（机器状态字）基础上扩展来的，可在核心级中用MOV EAX, CR0/MOV CR0, EAX指令来读取和写入。,53,禁止Cache页面写贯穿,31 12 11 4 3 0,
27、PWT,PCD,页目录基地址寄存器,CR3,54,性能计数器允许 页全局允许 允许机器检查 物理地址扩展 页大小扩展位 调试扩充位 禁止定时标志 保护模式虚拟中断 虚拟8086模式扩展,PGE,PCE,8,31 7 6 5 4 3 2 1 0,MCE,PAE,PSE,DE,TSD,VME,PVI,保留，缺省为全0,CR4,55,6 系统地址寄存器,GDTR 48位的全局描述符表寄存器,全局描述符表32位线性地址,16位界限值,IDTR 48位的中断描述符表寄存器,中断描述符表32位线性地址,16位界限值,TR 16位的任务状态段寄存器,TSS的16位选择字,LDTR 16位的局部描述符选择字寄
28、存器,LDT的16位选择字,56,当机器复位的时候CS=FFFFH，EIP, DS, ES, SS, FS, GS以及EFLAGS寄存器被清零。因为复位之后CS:EIP= FFFF:00000000，因此机器复位或开机后，都会自动从这个地址开始取指令，这里应该是BIOS的第一条指令。,57,1. Pentium的基本数据类型,五、PentiumPentium 4的存储器管理,1) 整型数据类型包括无符号数和有符号数，其中有符号数以2的补码形式表示，最高位为符号位，1表示负数,58,2) 浮点数据类型最高位为符号位，接下来是有效数和阶码，有效数给订了数的有效位数，决定数的精度；阶码决定数据范围。
29、,59,3) 指针数据类型指针是用于定位存储单元的地址，包括近指针和远指针。 16位模式下，近指针为段内16位有效地址，远指针包括16位段选择器和16位段内有效地址 32位模式下，近指针为段内32位有效地址，远指针包括16位段段选择器和32位段内有效地址 64位模式下，近指针为64位有效地址；操作数是32位时，远指针包括16位段段选择器和32位（16位）段内有效地址，操作数是64位时，远指针包括16位段段选择器和64位段内有效地址,60,4) 位域(field)数据类型是一个连续的二进制位序列，可以从存储器任何一个字节的任何一位开始。可包含32位数据。,5) 串数据类型是一个连续的位、字节、字
30、或双字序列，位串可以从存储器任何一个字节的任何一位开始，并可包含232-1位，字节、字或双字串可包含232字节。,6) BCD和压缩BCD数据类型用4位无符号二进制数表示十进制的09。压缩BCD每个字节包含二位十进制数，非压缩BCD数每字节的低4位表示一个十进制数，高4位为0。,61,2.存储单元的地址和内容 以字节为单位编址，即一个字节数据占一个存储单元,以字、双字、四字为单位存储数据时，分别占相邻2个、4个、8个连续字节单元， 高8位存放在高地址字节，低8位存放在低地址字节,高位字存放在高地址区，低位字存放在低地址区字、双字、四字单元的地址由其最低字节的地址来表示。 字、双字、四字的地址一
31、般采用边界对齐，即它们地址分别是偶数地址，4的倍数和8的倍数。如果边界不对齐，Pentium会采用两个总线周期来完成操作，或者直接报错，如果边界对齐，则只用一个总线周期完成操作。,62,存储单元的地址和内容,0000H 0001H 0002H 0003H 0004H 0005H 0006H 0007H,0000H地址上， 字节数据是12H 字数据是3412H 双字数据是78563412H 四字数据是FFDEBC9A78563412H,63,3. 实模式存储器寻址在此模式下，Pentium可以理解成是一个可处理32位数据的高速的8086。 a. 存储器地址的分段,解决16位寄存器表示20位地址的
32、问题段是最大长度为64KB的连续的内存储器块,物理地址 每个存储单元的20位实际地址，有唯一性，访问主存时必须用物理地址逻辑地址 每个存储单元的地址用两部分表示：段基址（段首址的高16位）偏移量 （段内某单元相对段首址的地址差，也称为有效地址EA）,64,6417H0100H 6417H10H + 0100H = 64170H + 0100H = 64270H 几个不同的逻辑段地址在物理地址上是可重叠的,物理地址=段基址16+偏移量 书写形式：段基址：偏移量,65,b、段寄存器与段Pentium的6个16位的段寄存器，专门存放段基地址代码段存放当前程序的指令代码数据段存放程序涉及的源数据或结果
33、堆栈段是以“先入后出”为原则的数据区附加段是辅助数据区，存放串或其他数据,用户可以同时使用6个段，段间可以邻接、部分重叠、 重叠或不相邻，但注意，段的实体（被实际使用的段空间）是不能重叠的。,66,段寄存器和相应存放偏移地址的寄存器之间的默认组合,段 32位偏移 16位偏移 CS EIP IP SS ESP或EBP SP或BP DS EAX、EBX、ECX、 EDX、 BX、SI、 DI、EDI、 ESI、一个8或32位数 一个8或16位数 ES EDI（用于串指令） DI FS 无默认 无默认 GS 无默认 无默认,4. 保护模式存储器寻址,请参照第十章课件自学,67,5. 关于堆栈,堆栈是
34、内存中“先入后出”、最大空间为64KB的存储区域，栈底地址大于栈顶地址 栈区最高地址1的单元为栈底，最后进栈数据所对应的地址单元为栈顶 SS指向栈的起始单元（非栈底） SP寄存器动态跟踪栈顶位置,初始化时SP的值为堆栈的长度，即指向栈底+2单元 将数据送入堆栈叫压栈，从栈中取出数据叫弹出，均以字为单位,68,69,1.3.3 IA-32系列处理器的新技术,一、P6架构使用的技术,采用12级3流水超标量结构 多路分支预测 - 允许程序的几个分支流向同时在 处理器中执行 动态数据流分析 - 处理器分析几条指令的数据相关性和资源可用性 - 以优化的执行顺序高效地乱序执行这些指令 推测执行 - 在假设
35、分支走向基础上，执行其中一路指令流 双独立总线结构 - 后端总线连接到L2 Cache上，或连接L3 Cache - 前端总线FSB主要负责主存储器的信息传送操作,70,二、NetBurst架构使用的技术（Pentium 4）,采用Intel NetBurst微内核结构 - 超级流水线技术 - 增加了144条SSE2指令和13条SSE3指令 - 简单ALU运行在2倍的处理器核心频率 - Quad-Pumping数据传输技术使前端总线达800MHz3级Cache - 16KB数据和12KB执行跟踪L1 Cache - 1MB或512KB的片内L2高级传输Cache - 2MB L3 Cache高
36、级动态执行技术 - 改进了分支预测算法，有效降低了失误预测率 - 一个高达126条指令的指令窗口，减少了等待配对指令的时间,71,三、对SIMD技术的支持,57条MMX指令操作8个64位长的MMX寄存器内的紧缩字节（8个字节打包成一个64位长的数据）、字或双字整型数上执行SIMD 70条SSE指令处理在8个128位的XMM寄存器中的单精度浮点数和在MMX寄存器中的紧缩整数。高速缓存控制指令通过增加主存到Cache和处理器到主存的数据流，改善存储性能，SIMD浮点指令使处理器能同时执行4个浮点操作。 144条SSE2指令处理在XMM寄存器中的紧缩双精度浮点数和在MMX与XMM寄存器中的紧缩整数。
37、 13条SSE3指令增强SSE, SSE2和x87FPU数学能力的性能。,72,四、超线程(Hyper-Threading, HT)技术,允许物理上单个的处理器采用共享执行资源的方法同时执行两个或更多的分离代码流（线程） HT技术由单处理器上的2个或者多个逻辑处理器组成，每个逻辑处理器都有自己的IA-32结构状态(AS) 每个逻辑处理器都有自己的IA-32通用寄存器、段寄存器、控制寄存器、调试寄存器等 逻辑处理器共享的资源包括执行引擎和系统总线接口,73,五、双核(Dual-Core)技术,通过在一个物理封装中包含两个分离的完整执行核来提供硬件多线程能力 每个完整的执行核不仅有自己的AS，还拥
38、有自己的执行引擎，总线接口与L2 Cache 。 结构上有支持HT技术的和不支持HT技术的双核结构,Pentium D IA-32处理器,AS,AS,执行引擎,执行引擎,Local APIC,Local APIC,L2 Cache,L2 Cache,总线接口,总线接口,Pentium EE IA-32处理器,系统总线,AS,AS,执行引擎,执行引擎,Local APIC,L2 Cache,L2 Cache,总线接口,总线接口,系统总线,AS,AS,Local APIC,Local APIC,Local APIC,74,AMD的双核,Intel的双核,75,完全兼容现在的IA-32结构 具有传统
39、IA-32模式和IA-32e模式，IA-32e模式包括64位模式和兼容模式（允许现有程序无需修改就运行在传统IA-32模式和兼容模式下） 64位模式下具有以下特性： 64位平板线性地址 增加8个新的通用寄存器 增加8个新的流SIMD扩展（SSE, SSE2和SSE3) 64位宽的通用寄存器和指令指针寄存器,六、扩展的64位存储(EM64T)技术,76,七、Core架构使用的技术,宽位动态执行(Wide Dynamic Execution) 着眼点在于提高每时钟周期处理的指令数，改善执行时间和能源效率，同时完整的取、发射、执行4条指令 宏融合（macrofusion）技术能够在译码期间将常见的指
40、令对组合到一个单独的微代码中（Micro-op） 微代码融合（Micro-op fusion）技术能在微代码执行前将译码自同一个x86指令的几个微代码融合成更少的微代码,77,智能功效管理（Intelligent Power Capability） 超细粒度功耗控制能够只对处于工作状态的部件提供电源，而关闭非工作部件的电源供应，从而有效降低功耗。 分离总线技术能够使总线宽度动态适应数据宽度的需要，对无效的信息位使其进入低电压状态，从而进一步降低功耗。 功效管理平台技术通过调整散热风扇运作模式，从外部降低处理器温度。,78,Intel 智能内存访问（Intel Smart Memory Acce
41、ss） 内存消歧技术利用装载（load）数据指令和存储（store）数据指令之间的乱序执行来提高乱序执行部件的效率 高级预取技术解决了确保被使用的数据已经位于最靠近能获得最小内存延迟的地方的问题。,79,Intel高级智能Cache (Intel Advanced Smart Cache) 采用了共享L2 Cache的双核结构 可以在两个核心间动态调整L2 Cache的分配,80,1.4.1 PC/XT机的基本结构,返回,1.4 PC系列微机基本结构,81,1.4.2 中心结构的Pentium III微机,82,1.4.3 使用875芯片组的Pentium 4微机,*GbE=Giga bit
42、Ethernet *HT=Hyper-Threading Technology *DDR= Double Data Rate,83,1.4.4 使用915芯片组的Pentium 4微机,84,1.4.5 现代微机发展的特点,主板总线结构发生改变 - 总线带宽增大 - 总线发展串行化趋势明显 串行化的SATA, PCI Express, USB, SAS( Serial Attached SCSI ) 正在逐渐替代相应的并行总线 微处理器性能不断增强 微处理器支持芯片被高度集成 微机主板结构发生很大变化 保持向上兼容性,85,1.5 Intel 815EP芯片组简介,86,1.5.1 82815
43、EP MCH芯片,具有32位系统总线，66/100/133MHz系统总线频率 集成SDRAM控制器 支持包含4AGP数据传送的AGP 2.0 符合ACPI电源管理规范 - Full-on（S0，全开） - Stop Grant（S1，停允许） - Suspend to RAM（S3，挂起到RAM） - Suspend to Disk（S4，挂起到磁盘） - Soft-off（S5，软件关） 具有APIC缓冲管理 支持82801AA（ICH）和82801BA（ICH2）两种芯片的桥电路,87,88,1.5.2 82801BA（ICH2）芯片,支持PCI2.2规范,集成了LAN（局域网）控制器,集成了IDE控制器 ,支持Ultra ATA/100/66/33,集成了USB控制器，符合USB1.1规范,为音频和电话编码解码器设置的AC97链接,集成了中断控制器（含两个级联的82C59）,基于82C54的时钟,拥有256字节电池供电的CMOS SRAM，硬件实现世纪变换,有两个级联的8237DMA控制器，支持PC/PCI和LPC DMA,允许连接像Super I/O那样的传统的ISA和X总线设备,通过可选的外接PCI-ISA桥来支持ISA总线,89,90,1.5.3 SIO LPC47B27X芯片,
