1、 嵌入式计算系统调测方法与技术综述嵌入式计算系统调测方法与技术综述嵌入式系统论文 嵌入式计算系统调测方法与技术综述摘要：叙述嵌入式计算系统在开发阶段、生产环境和现场环境三种情况下的调测技术和方法，以及如何在硬件和软件设计中进行可观测性和可测试性设计。 关键词：在线测试 可观测性 可测试性 BDM JTAG引言对于含有微处理器的装置来说，调测总是软件和硬件结合的。在产品开发的阶段以排错为主，在产品开发后期以及生产和现场运行阶段，则是以测试为主。不同的阶段，调测的内容、手段和使用的工具不尽相同。测试接口并不是系统功能的一部分，测试接口设计本身也需要成本。对于小型简单系统来说，没有必要也不允许（成本
2、考虑）设计测试接口；对于复杂系统来说，设计测试接口的花费是值得的。良好的测试接口设计可经缩短产品的开发周期，给产品维护、维修带来便利。对于嵌入式计算系统来说，测试往往是软件和硬件相结合的，既有借助于“正确 ”的软件来测试硬件，也有借助于“正确”的硬件来测试软件。由于软件设计人员和硬件设计人员的技术隔膜，二者常常在出现问题后相互指责，难以界定是软件还是硬件问题。对于嵌入式系统的软件设计人员来说，必须对硬件有足够的了解。这一点，和通用计算平台上的软件设计是不同的；反之，硬件人员也必须能够编写一些测试软件，以证明其设计的正确性。1 开发阶段的调制方法1.1 RAM 版本的目标系统调试通过 ICE（I
3、n-Circuit-Emulate）来调试目标板是开发人员最常用的手段。在产品开发初期，由于各种软件和硬件问题很多，通过仿真器并结合逻辑分析仪、示波器等硬件信号测试工具能够很好地发现问题。在仿真器环境下，通过仿真器的监控软件来控制用户软件的运行，使用断点、单步跟踪和查看变量、CPU 寄存器、存储器的数值等手段来查找问题。由于仿真器的软件和硬件需要一定的 CPU 资源，用户软件在仿真器环境下运行和脱离仿真器后独立运行是有区别的。好的仿真器能够尽量减小这种区别。常见的仿真器从技术上区分有：单 CPU 仿真器、双 CPU 仿真器和 ROM 仿真器。在仿真器环境下，程序一般是在仿真器的 RAM 存储器
4、中运行的，所以这种阶段也称为“RAM 版本的目标系统调试” 。1.2 ROM 版本的目标系统调试在仿真器环境下，目标板运行调试正确后，一般的做法是将应用程序写入目标板的非易失性存储器中，让目标板单独运行。在很多情况下，目标板系统往往不能运行或者运行结果和仿真器环境下不一致。而没有连接仿真器，无法观察各种软件状态，给分析问题造成一定困难。在目标板上设计指示电路有助于发现问题；在电路板上增加 1 个 LED 是最简单也是很有效的方法。对于复杂系统，可以设计 1 个数码管显示输出接口，或者设计 1 个调试用串口，将调试信息发送到 PC 机上显示。在使用 PC 机作为显示输出设备时，一般的做法是使用o
5、torola、Infineon Technologies、日立、ETAS 和惠普公司等，正致力于制定一个统一的片上通用调试接口。这方面的进一步情况可查阅http:/、Intel 等）成立的联全测试行动小组 JTAG（Join Test Action Group）于 1988 年提出，1990 年被 IEEE 规定为电子产品可测试性设计的标准（IEEE1149.1/2/3）。目前，该标准已被一些大规模集成电路所采用（如 DSP、CPU 、FPGA 等），而访问边界扫描测试电路的接口信号定义标准被称为 JTAG 接口，很多嵌入式处理器内置了这种测试接口。在 Cygnal 公司的 C8051F000
6、 系列单片机中和一些FPGA 芯片中，JTAG 接口不仅能用于测试，也是器件的编程接口。IEEE1149.1 标准支持以下 3 种测试功能：*内部测试IC 内部的逻辑测试；*外部测试IC 间相互连接的测试；*取样测试IC 正常运行时的数据取样测试。图 3 给出了具有 2 个芯片的系统的边界扫描测试原理。图 3 中，TCK 为测试同步时钟输入，TMS 为测试模式选中输入，TDI 为测试数据输入，TDO 为测试数据输出，由测试移位寄存器产品。图 3 中的小方框表示位于芯片外围的边界扫描测试逻辑单元，芯片每个引脚信号经过边界扫描单元和内部的功能单元相连接。目前，边界扫描技术的应用主要在数字 IC 的测试上，这种设计思想也可用于模拟系统、板级测试甚至系统测试上。IEEE 也制定了和IEEE1149.1 相类似的标准 IEEE P1149.4（数模混合信号测试总线标准）、IEEE 1149.5（电路板测试和维护总线标准）。
