1、电路与系统专业优秀论文 EoS 中虚级联及 LCAS功能的芯片设计与FPGA实现关键词：数字传输网 链路容量调整 虚级联 芯片设计 集成化设计摘要：随着 Internet技术的持续发展和宽带接入网建设的不断深入，数据业务流量飞速增长，已经成为电信市场的主体之一。但是，纯 IP网络尚达不到公用传输网的可靠性要求，且建设耗资巨大。因此，人们提出基于同步数字体系（SDH）下传输以太网数据（Ethernet over SDH-EoS）的解决方案，被业界称之为 EoS技术。EoS 技术的出现，较好的实现了数据业务在 SDH网络中的高效传输，最大程度地利用了现有的网络资源。 通常，EoS 技术中采用虚级联
2、（Virtual Concatenation-VCAT）和链路容量调整（Link Capacity Adjustment Schemes-LCAS）技术来解决两个问题：其一，虚级联技术为以太网数据传输开辟大小合适的 SDH通道，解决了以太网和 SDH净荷速率的不匹配，并增加 SDH传送网的通道颗粒，提高了 SDH网络带宽利用率；其二，基于虚级联的 LCAS，则可以根据数据带宽的实时变化来动态地分配带宽资源，有效地提高 SDH链路的利用率。 基于对虚级联和 LCAS的分析研究，作者提出了一种切实可行、经济有效的实现 EoS系统中虚级联和 LCAS集成化设计方案。在此基础上，进行了功能定义及模块划
3、分，进而完成虚级联和 LCAS功能的芯片级设计和 FPGA实现。 首先，文章介绍了 EoS系统中 SDH、虚级联及 LCAS等技术的细节。随后，又详细地介绍了芯片中虚级联技术的实现、LCAS 状态机、时钟使能控制模块、开销处理等部分的设计，并使用 Verilog HDL的可综合子集实现了各部分的 RTL级硬件描述，并按照功能要求编写测试平台给出了仿真结果。文章介绍了作者采用的 FPGA实现流程，并实现了基于 FPGA环境下的综合、布局规划、布局布线流程。最后，在以上 FPGA设计实现的基础上，分析了设计中的亚稳态问题，给出了解决亚稳态问题的技术措施。 本文采用自顶向下（Top-Down）的设计
4、方法，通过 RTL级 Verilog HDL完成了芯片的硬件描述。在 Xilinx ISE91i 集成开发环境中完成了设计的输入、功能仿真、逻辑综合、布局规划、布局布线及 FPGA下载配置。采用 Mentor Graphics Inc的Modelsim进行仿真，采用 Synplicity Inc的 Synplify Pro81 完成设计综合，ISE91i 提供了 Modelsim和 Synplify的软件接口，可在 ISE91i 中予以直接启动。用 ISE91i 自带的布局规划器和 FPGA底层编辑器分别完成布局规划和布局布线。综合考虑该项设计的规模及各供应商 FPGA器件的性价比，选用 Xi
5、linx公司 Spartan-3E系列的 XC3S500E-4FG320C器件完成了该芯片的FPGA实现。将物理实现生成的下载文件写入到 FPGA的 E2PROM之后，采用Xilinx Spartan3E Starter Kit开发板进行芯片实现。 本文的主要贡献为：给出了该芯片完整的设计方案，完成了 EoS系统中虚级联与 LCAS的集成化设计；完成了 SDRAM控制器、异步 FIFO、CRC、时钟使能控制等电路模块的设计实现；作者较好地解决了设计中的亚稳态问题。正文内容随着 Internet技术的持续发展和宽带接入网建设的不断深入，数据业务流量飞速增长，已经成为电信市场的主体之一。但是，纯
6、IP网络尚达不到公用传输网的可靠性要求，且建设耗资巨大。因此，人们提出基于同步数字体系（SDH）下传输以太网数据（Ethernet over SDH-EoS）的解决方案，被业界称之为 EoS技术。EoS 技术的出现，较好的实现了数据业务在 SDH网络中的高效传输，最大程度地利用了现有的网络资源。 通常，EoS 技术中采用虚级联（Virtual Concatenation-VCAT）和链路容量调整（Link Capacity Adjustment Schemes-LCAS）技术来解决两个问题：其一，虚级联技术为以太网数据传输开辟大小合适的 SDH通道，解决了以太网和 SDH净荷速率的不匹配，并增
7、加 SDH传送网的通道颗粒，提高了 SDH网络带宽利用率；其二，基于虚级联的 LCAS，则可以根据数据带宽的实时变化来动态地分配带宽资源，有效地提高 SDH链路的利用率。 基于对虚级联和 LCAS的分析研究，作者提出了一种切实可行、经济有效的实现 EoS系统中虚级联和 LCAS集成化设计方案。在此基础上，进行了功能定义及模块划分，进而完成虚级联和 LCAS功能的芯片级设计和 FPGA实现。 首先，文章介绍了 EoS系统中 SDH、虚级联及 LCAS等技术的细节。随后，又详细地介绍了芯片中虚级联技术的实现、LCAS 状态机、时钟使能控制模块、开销处理等部分的设计，并使用 Verilog HDL的
8、可综合子集实现了各部分的 RTL级硬件描述，并按照功能要求编写测试平台给出了仿真结果。文章介绍了作者采用的 FPGA实现流程，并实现了基于 FPGA环境下的综合、布局规划、布局布线流程。最后，在以上 FPGA设计实现的基础上，分析了设计中的亚稳态问题，给出了解决亚稳态问题的技术措施。 本文采用自顶向下（Top-Down）的设计方法，通过 RTL级 Verilog HDL完成了芯片的硬件描述。在 Xilinx ISE91i 集成开发环境中完成了设计的输入、功能仿真、逻辑综合、布局规划、布局布线及 FPGA下载配置。采用 Mentor Graphics Inc的Modelsim进行仿真，采用 Sy
9、nplicity Inc的 Synplify Pro81 完成设计综合，ISE91i 提供了 Modelsim和 Synplify的软件接口，可在 ISE91i 中予以直接启动。用 ISE91i 自带的布局规划器和 FPGA底层编辑器分别完成布局规划和布局布线。综合考虑该项设计的规模及各供应商 FPGA器件的性价比，选用 Xilinx公司 Spartan-3E系列的 XC3S500E-4FG320C器件完成了该芯片的FPGA实现。将物理实现生成的下载文件写入到 FPGA的 E2PROM之后，采用Xilinx Spartan3E Starter Kit开发板进行芯片实现。 本文的主要贡献为：给出
10、了该芯片完整的设计方案，完成了 EoS系统中虚级联与 LCAS的集成化设计；完成了 SDRAM控制器、异步 FIFO、CRC、时钟使能控制等电路模块的设计实现；作者较好地解决了设计中的亚稳态问题。随着 Internet技术的持续发展和宽带接入网建设的不断深入，数据业务流量飞速增长，已经成为电信市场的主体之一。但是，纯 IP网络尚达不到公用传输网的可靠性要求，且建设耗资巨大。因此，人们提出基于同步数字体系（SDH）下传输以太网数据（Ethernet over SDH-EoS）的解决方案，被业界称之为 EoS技术。EoS 技术的出现，较好的实现了数据业务在 SDH网络中的高效传输，最大程度地利用了
11、现有的网络资源。 通常，EoS 技术中采用虚级联（Virtual Concatenation-VCAT）和链路容量调整（Link Capacity Adjustment Schemes-LCAS）技术来解决两个问题：其一，虚级联技术为以太网数据传输开辟大小合适的 SDH通道，解决了以太网和 SDH净荷速率的不匹配，并增加 SDH传送网的通道颗粒，提高了 SDH网络带宽利用率；其二，基于虚级联的 LCAS，则可以根据数据带宽的实时变化来动态地分配带宽资源，有效地提高 SDH链路的利用率。基于对虚级联和 LCAS的分析研究，作者提出了一种切实可行、经济有效的实现 EoS系统中虚级联和 LCAS集成
12、化设计方案。在此基础上，进行了功能定义及模块划分，进而完成虚级联和 LCAS功能的芯片级设计和 FPGA实现。 首先，文章介绍了 EoS系统中 SDH、虚级联及 LCAS等技术的细节。随后，又详细地介绍了芯片中虚级联技术的实现、LCAS 状态机、时钟使能控制模块、开销处理等部分的设计，并使用 Verilog HDL的可综合子集实现了各部分的 RTL级硬件描述，并按照功能要求编写测试平台给出了仿真结果。文章介绍了作者采用的FPGA实现流程，并实现了基于 FPGA环境下的综合、布局规划、布局布线流程。最后，在以上 FPGA设计实现的基础上，分析了设计中的亚稳态问题，给出了解决亚稳态问题的技术措施。
13、 本文采用自顶向下（Top-Down）的设计方法，通过 RTL级 Verilog HDL完成了芯片的硬件描述。在 Xilinx ISE91i 集成开发环境中完成了设计的输入、功能仿真、逻辑综合、布局规划、布局布线及 FPGA下载配置。采用 Mentor Graphics Inc的 Modelsim进行仿真，采用Synplicity Inc的 Synplify Pro81 完成设计综合，ISE91i 提供了Modelsim和 Synplify的软件接口，可在 ISE91i 中予以直接启动。用ISE91i 自带的布局规划器和 FPGA底层编辑器分别完成布局规划和布局布线。综合考虑该项设计的规模及各
14、供应商 FPGA器件的性价比，选用 Xilinx公司Spartan-3E系列的 XC3S500E-4FG320C器件完成了该芯片的 FPGA实现。将物理实现生成的下载文件写入到 FPGA的 E2PROM之后，采用 Xilinx Spartan3E Starter Kit开发板进行芯片实现。 本文的主要贡献为：给出了该芯片完整的设计方案，完成了 EoS系统中虚级联与 LCAS的集成化设计；完成了 SDRAM控制器、异步 FIFO、CRC、时钟使能控制等电路模块的设计实现；作者较好地解决了设计中的亚稳态问题。随着 Internet技术的持续发展和宽带接入网建设的不断深入，数据业务流量飞速增长，已经
15、成为电信市场的主体之一。但是，纯 IP网络尚达不到公用传输网的可靠性要求，且建设耗资巨大。因此，人们提出基于同步数字体系（SDH）下传输以太网数据（Ethernet over SDH-EoS）的解决方案，被业界称之为 EoS技术。EoS 技术的出现，较好的实现了数据业务在 SDH网络中的高效传输，最大程度地利用了现有的网络资源。 通常，EoS 技术中采用虚级联（Virtual Concatenation-VCAT）和链路容量调整（Link Capacity Adjustment Schemes-LCAS）技术来解决两个问题：其一，虚级联技术为以太网数据传输开辟大小合适的 SDH通道，解决了以太
16、网和 SDH净荷速率的不匹配，并增加 SDH传送网的通道颗粒，提高了 SDH网络带宽利用率；其二，基于虚级联的 LCAS，则可以根据数据带宽的实时变化来动态地分配带宽资源，有效地提高 SDH链路的利用率。基于对虚级联和 LCAS的分析研究，作者提出了一种切实可行、经济有效的实现 EoS系统中虚级联和 LCAS集成化设计方案。在此基础上，进行了功能定义及模块划分，进而完成虚级联和 LCAS功能的芯片级设计和 FPGA实现。 首先，文章介绍了 EoS系统中 SDH、虚级联及 LCAS等技术的细节。随后，又详细地介绍了芯片中虚级联技术的实现、LCAS 状态机、时钟使能控制模块、开销处理等部分的设计，
17、并使用 Verilog HDL的可综合子集实现了各部分的 RTL级硬件描述，并按照功能要求编写测试平台给出了仿真结果。文章介绍了作者采用的FPGA实现流程，并实现了基于 FPGA环境下的综合、布局规划、布局布线流程。最后，在以上 FPGA设计实现的基础上，分析了设计中的亚稳态问题，给出了解决亚稳态问题的技术措施。 本文采用自顶向下（Top-Down）的设计方法，通过 RTL级 Verilog HDL完成了芯片的硬件描述。在 Xilinx ISE91i 集成开发环境中完成了设计的输入、功能仿真、逻辑综合、布局规划、布局布线及 FPGA下载配置。采用 Mentor Graphics Inc的 Mo
18、delsim进行仿真，采用Synplicity Inc的 Synplify Pro81 完成设计综合，ISE91i 提供了Modelsim和 Synplify的软件接口，可在 ISE91i 中予以直接启动。用ISE91i 自带的布局规划器和 FPGA底层编辑器分别完成布局规划和布局布线。综合考虑该项设计的规模及各供应商 FPGA器件的性价比，选用 Xilinx公司Spartan-3E系列的 XC3S500E-4FG320C器件完成了该芯片的 FPGA实现。将物理实现生成的下载文件写入到 FPGA的 E2PROM之后，采用 Xilinx Spartan3E Starter Kit开发板进行芯片实
19、现。 本文的主要贡献为：给出了该芯片完整的设计方案，完成了 EoS系统中虚级联与 LCAS的集成化设计；完成了 SDRAM控制器、异步 FIFO、CRC、时钟使能控制等电路模块的设计实现；作者较好地解决了设计中的亚稳态问题。随着 Internet技术的持续发展和宽带接入网建设的不断深入，数据业务流量飞速增长，已经成为电信市场的主体之一。但是，纯 IP网络尚达不到公用传输网的可靠性要求，且建设耗资巨大。因此，人们提出基于同步数字体系（SDH）下传输以太网数据（Ethernet over SDH-EoS）的解决方案，被业界称之为 EoS技术。EoS 技术的出现，较好的实现了数据业务在 SDH网络中
20、的高效传输，最大程度地利用了现有的网络资源。 通常，EoS 技术中采用虚级联（Virtual Concatenation-VCAT）和链路容量调整（Link Capacity Adjustment Schemes-LCAS）技术来解决两个问题：其一，虚级联技术为以太网数据传输开辟大小合适的 SDH通道，解决了以太网和 SDH净荷速率的不匹配，并增加 SDH传送网的通道颗粒，提高了 SDH网络带宽利用率；其二，基于虚级联的 LCAS，则可以根据数据带宽的实时变化来动态地分配带宽资源，有效地提高 SDH链路的利用率。基于对虚级联和 LCAS的分析研究，作者提出了一种切实可行、经济有效的实现 EoS
21、系统中虚级联和 LCAS集成化设计方案。在此基础上，进行了功能定义及模块划分，进而完成虚级联和 LCAS功能的芯片级设计和 FPGA实现。 首先，文章介绍了 EoS系统中 SDH、虚级联及 LCAS等技术的细节。随后，又详细地介绍了芯片中虚级联技术的实现、LCAS 状态机、时钟使能控制模块、开销处理等部分的设计，并使用 Verilog HDL的可综合子集实现了各部分的 RTL级硬件描述，并按照功能要求编写测试平台给出了仿真结果。文章介绍了作者采用的FPGA实现流程，并实现了基于 FPGA环境下的综合、布局规划、布局布线流程。最后，在以上 FPGA设计实现的基础上，分析了设计中的亚稳态问题，给出
22、了解决亚稳态问题的技术措施。 本文采用自顶向下（Top-Down）的设计方法，通过 RTL级 Verilog HDL完成了芯片的硬件描述。在 Xilinx ISE91i 集成开发环境中完成了设计的输入、功能仿真、逻辑综合、布局规划、布局布线及 FPGA下载配置。采用 Mentor Graphics Inc的 Modelsim进行仿真，采用Synplicity Inc的 Synplify Pro81 完成设计综合，ISE91i 提供了Modelsim和 Synplify的软件接口，可在 ISE91i 中予以直接启动。用ISE91i 自带的布局规划器和 FPGA底层编辑器分别完成布局规划和布局布线
23、。综合考虑该项设计的规模及各供应商 FPGA器件的性价比，选用 Xilinx公司Spartan-3E系列的 XC3S500E-4FG320C器件完成了该芯片的 FPGA实现。将物理实现生成的下载文件写入到 FPGA的 E2PROM之后，采用 Xilinx Spartan3E Starter Kit开发板进行芯片实现。 本文的主要贡献为：给出了该芯片完整的设计方案，完成了 EoS系统中虚级联与 LCAS的集成化设计；完成了 SDRAM控制器、异步 FIFO、CRC、时钟使能控制等电路模块的设计实现；作者较好地解决了设计中的亚稳态问题。随着 Internet技术的持续发展和宽带接入网建设的不断深入
24、，数据业务流量飞速增长，已经成为电信市场的主体之一。但是，纯 IP网络尚达不到公用传输网的可靠性要求，且建设耗资巨大。因此，人们提出基于同步数字体系（SDH）下传输以太网数据（Ethernet over SDH-EoS）的解决方案，被业界称之为 EoS技术。EoS 技术的出现，较好的实现了数据业务在 SDH网络中的高效传输，最大程度地利用了现有的网络资源。 通常，EoS 技术中采用虚级联（Virtual Concatenation-VCAT）和链路容量调整（Link Capacity Adjustment Schemes-LCAS）技术来解决两个问题：其一，虚级联技术为以太网数据传输开辟大小合
25、适的 SDH通道，解决了以太网和 SDH净荷速率的不匹配，并增加 SDH传送网的通道颗粒，提高了 SDH网络带宽利用率；其二，基于虚级联的 LCAS，则可以根据数据带宽的实时变化来动态地分配带宽资源，有效地提高 SDH链路的利用率。基于对虚级联和 LCAS的分析研究，作者提出了一种切实可行、经济有效的实现 EoS系统中虚级联和 LCAS集成化设计方案。在此基础上，进行了功能定义及模块划分，进而完成虚级联和 LCAS功能的芯片级设计和 FPGA实现。 首先，文章介绍了 EoS系统中 SDH、虚级联及 LCAS等技术的细节。随后，又详细地介绍了芯片中虚级联技术的实现、LCAS 状态机、时钟使能控制
26、模块、开销处理等部分的设计，并使用 Verilog HDL的可综合子集实现了各部分的 RTL级硬件描述，并按照功能要求编写测试平台给出了仿真结果。文章介绍了作者采用的FPGA实现流程，并实现了基于 FPGA环境下的综合、布局规划、布局布线流程。最后，在以上 FPGA设计实现的基础上，分析了设计中的亚稳态问题，给出了解决亚稳态问题的技术措施。 本文采用自顶向下（Top-Down）的设计方法，通过 RTL级 Verilog HDL完成了芯片的硬件描述。在 Xilinx ISE91i 集成开发环境中完成了设计的输入、功能仿真、逻辑综合、布局规划、布局布线及 FPGA下载配置。采用 Mentor Gr
27、aphics Inc的 Modelsim进行仿真，采用Synplicity Inc的 Synplify Pro81 完成设计综合，ISE91i 提供了Modelsim和 Synplify的软件接口，可在 ISE91i 中予以直接启动。用ISE91i 自带的布局规划器和 FPGA底层编辑器分别完成布局规划和布局布线。综合考虑该项设计的规模及各供应商 FPGA器件的性价比，选用 Xilinx公司Spartan-3E系列的 XC3S500E-4FG320C器件完成了该芯片的 FPGA实现。将物理实现生成的下载文件写入到 FPGA的 E2PROM之后，采用 Xilinx Spartan3E Start
28、er Kit开发板进行芯片实现。 本文的主要贡献为：给出了该芯片完整的设计方案，完成了 EoS系统中虚级联与 LCAS的集成化设计；完成了 SDRAM控制器、异步 FIFO、CRC、时钟使能控制等电路模块的设计实现；作者较好地解决了设计中的亚稳态问题。随着 Internet技术的持续发展和宽带接入网建设的不断深入，数据业务流量飞速增长，已经成为电信市场的主体之一。但是，纯 IP网络尚达不到公用传输网的可靠性要求，且建设耗资巨大。因此，人们提出基于同步数字体系（SDH）下传输以太网数据（Ethernet over SDH-EoS）的解决方案，被业界称之为 EoS技术。EoS 技术的出现，较好的实
29、现了数据业务在 SDH网络中的高效传输，最大程度地利用了现有的网络资源。 通常，EoS 技术中采用虚级联（Virtual Concatenation-VCAT）和链路容量调整（Link Capacity Adjustment Schemes-LCAS）技术来解决两个问题：其一，虚级联技术为以太网数据传输开辟大小合适的 SDH通道，解决了以太网和 SDH净荷速率的不匹配，并增加 SDH传送网的通道颗粒，提高了 SDH网络带宽利用率；其二，基于虚级联的 LCAS，则可以根据数据带宽的实时变化来动态地分配带宽资源，有效地提高 SDH链路的利用率。基于对虚级联和 LCAS的分析研究，作者提出了一种切实
30、可行、经济有效的实现 EoS系统中虚级联和 LCAS集成化设计方案。在此基础上，进行了功能定义及模块划分，进而完成虚级联和 LCAS功能的芯片级设计和 FPGA实现。 首先，文章介绍了 EoS系统中 SDH、虚级联及 LCAS等技术的细节。随后，又详细地介绍了芯片中虚级联技术的实现、LCAS 状态机、时钟使能控制模块、开销处理等部分的设计，并使用 Verilog HDL的可综合子集实现了各部分的 RTL级硬件描述，并按照功能要求编写测试平台给出了仿真结果。文章介绍了作者采用的FPGA实现流程，并实现了基于 FPGA环境下的综合、布局规划、布局布线流程。最后，在以上 FPGA设计实现的基础上，分
31、析了设计中的亚稳态问题，给出了解决亚稳态问题的技术措施。 本文采用自顶向下（Top-Down）的设计方法，通过 RTL级 Verilog HDL完成了芯片的硬件描述。在 Xilinx ISE91i 集成开发环境中完成了设计的输入、功能仿真、逻辑综合、布局规划、布局布线及 FPGA下载配置。采用 Mentor Graphics Inc的 Modelsim进行仿真，采用Synplicity Inc的 Synplify Pro81 完成设计综合，ISE91i 提供了Modelsim和 Synplify的软件接口，可在 ISE91i 中予以直接启动。用ISE91i 自带的布局规划器和 FPGA底层编辑
32、器分别完成布局规划和布局布线。综合考虑该项设计的规模及各供应商 FPGA器件的性价比，选用 Xilinx公司Spartan-3E系列的 XC3S500E-4FG320C器件完成了该芯片的 FPGA实现。将物理实现生成的下载文件写入到 FPGA的 E2PROM之后，采用 Xilinx Spartan3E Starter Kit开发板进行芯片实现。 本文的主要贡献为：给出了该芯片完整的设计方案，完成了 EoS系统中虚级联与 LCAS的集成化设计；完成了 SDRAM控制器、异步 FIFO、CRC、时钟使能控制等电路模块的设计实现；作者较好地解决了设计中的亚稳态问题。随着 Internet技术的持续发
33、展和宽带接入网建设的不断深入，数据业务流量飞速增长，已经成为电信市场的主体之一。但是，纯 IP网络尚达不到公用传输网的可靠性要求，且建设耗资巨大。因此，人们提出基于同步数字体系（SDH）下传输以太网数据（Ethernet over SDH-EoS）的解决方案，被业界称之为 EoS技术。EoS 技术的出现，较好的实现了数据业务在 SDH网络中的高效传输，最大程度地利用了现有的网络资源。 通常，EoS 技术中采用虚级联（Virtual Concatenation-VCAT）和链路容量调整（Link Capacity Adjustment Schemes-LCAS）技术来解决两个问题：其一，虚级联技
34、术为以太网数据传输开辟大小合适的 SDH通道，解决了以太网和 SDH净荷速率的不匹配，并增加 SDH传送网的通道颗粒，提高了 SDH网络带宽利用率；其二，基于虚级联的 LCAS，则可以根据数据带宽的实时变化来动态地分配带宽资源，有效地提高 SDH链路的利用率。基于对虚级联和 LCAS的分析研究，作者提出了一种切实可行、经济有效的实现 EoS系统中虚级联和 LCAS集成化设计方案。在此基础上，进行了功能定义及模块划分，进而完成虚级联和 LCAS功能的芯片级设计和 FPGA实现。 首先，文章介绍了 EoS系统中 SDH、虚级联及 LCAS等技术的细节。随后，又详细地介绍了芯片中虚级联技术的实现、L
35、CAS 状态机、时钟使能控制模块、开销处理等部分的设计，并使用 Verilog HDL的可综合子集实现了各部分的 RTL级硬件描述，并按照功能要求编写测试平台给出了仿真结果。文章介绍了作者采用的FPGA实现流程，并实现了基于 FPGA环境下的综合、布局规划、布局布线流程。最后，在以上 FPGA设计实现的基础上，分析了设计中的亚稳态问题，给出了解决亚稳态问题的技术措施。 本文采用自顶向下（Top-Down）的设计方法，通过 RTL级 Verilog HDL完成了芯片的硬件描述。在 Xilinx ISE91i 集成开发环境中完成了设计的输入、功能仿真、逻辑综合、布局规划、布局布线及 FPGA下载配
36、置。采用 Mentor Graphics Inc的 Modelsim进行仿真，采用Synplicity Inc的 Synplify Pro81 完成设计综合，ISE91i 提供了Modelsim和 Synplify的软件接口，可在 ISE91i 中予以直接启动。用ISE91i 自带的布局规划器和 FPGA底层编辑器分别完成布局规划和布局布线。综合考虑该项设计的规模及各供应商 FPGA器件的性价比，选用 Xilinx公司Spartan-3E系列的 XC3S500E-4FG320C器件完成了该芯片的 FPGA实现。将物理实现生成的下载文件写入到 FPGA的 E2PROM之后，采用 Xilinx S
37、partan3E Starter Kit开发板进行芯片实现。 本文的主要贡献为：给出了该芯片完整的设计方案，完成了 EoS系统中虚级联与 LCAS的集成化设计；完成了 SDRAM控制器、异步 FIFO、CRC、时钟使能控制等电路模块的设计实现；作者较好地解决了设计中的亚稳态问题。随着 Internet技术的持续发展和宽带接入网建设的不断深入，数据业务流量飞速增长，已经成为电信市场的主体之一。但是，纯 IP网络尚达不到公用传输网的可靠性要求，且建设耗资巨大。因此，人们提出基于同步数字体系（SDH）下传输以太网数据（Ethernet over SDH-EoS）的解决方案，被业界称之为 EoS技术。
38、EoS 技术的出现，较好的实现了数据业务在 SDH网络中的高效传输，最大程度地利用了现有的网络资源。 通常，EoS 技术中采用虚级联（Virtual Concatenation-VCAT）和链路容量调整（Link Capacity Adjustment Schemes-LCAS）技术来解决两个问题：其一，虚级联技术为以太网数据传输开辟大小合适的 SDH通道，解决了以太网和 SDH净荷速率的不匹配，并增加 SDH传送网的通道颗粒，提高了 SDH网络带宽利用率；其二，基于虚级联的 LCAS，则可以根据数据带宽的实时变化来动态地分配带宽资源，有效地提高 SDH链路的利用率。基于对虚级联和 LCAS的
39、分析研究，作者提出了一种切实可行、经济有效的实现 EoS系统中虚级联和 LCAS集成化设计方案。在此基础上，进行了功能定义及模块划分，进而完成虚级联和 LCAS功能的芯片级设计和 FPGA实现。 首先，文章介绍了 EoS系统中 SDH、虚级联及 LCAS等技术的细节。随后，又详细地介绍了芯片中虚级联技术的实现、LCAS 状态机、时钟使能控制模块、开销处理等部分的设计，并使用 Verilog HDL的可综合子集实现了各部分的 RTL级硬件描述，并按照功能要求编写测试平台给出了仿真结果。文章介绍了作者采用的FPGA实现流程，并实现了基于 FPGA环境下的综合、布局规划、布局布线流程。最后，在以上
40、FPGA设计实现的基础上，分析了设计中的亚稳态问题，给出了解决亚稳态问题的技术措施。 本文采用自顶向下（Top-Down）的设计方法，通过 RTL级 Verilog HDL完成了芯片的硬件描述。在 Xilinx ISE91i 集成开发环境中完成了设计的输入、功能仿真、逻辑综合、布局规划、布局布线及 FPGA下载配置。采用 Mentor Graphics Inc的 Modelsim进行仿真，采用Synplicity Inc的 Synplify Pro81 完成设计综合，ISE91i 提供了Modelsim和 Synplify的软件接口，可在 ISE91i 中予以直接启动。用ISE91i 自带的布
41、局规划器和 FPGA底层编辑器分别完成布局规划和布局布线。综合考虑该项设计的规模及各供应商 FPGA器件的性价比，选用 Xilinx公司Spartan-3E系列的 XC3S500E-4FG320C器件完成了该芯片的 FPGA实现。将物理实现生成的下载文件写入到 FPGA的 E2PROM之后，采用 Xilinx Spartan3E Starter Kit开发板进行芯片实现。 本文的主要贡献为：给出了该芯片完整的设计方案，完成了 EoS系统中虚级联与 LCAS的集成化设计；完成了 SDRAM控制器、异步 FIFO、CRC、时钟使能控制等电路模块的设计实现；作者较好地解决了设计中的亚稳态问题。随着
42、Internet技术的持续发展和宽带接入网建设的不断深入，数据业务流量飞速增长，已经成为电信市场的主体之一。但是，纯 IP网络尚达不到公用传输网的可靠性要求，且建设耗资巨大。因此，人们提出基于同步数字体系（SDH）下传输以太网数据（Ethernet over SDH-EoS）的解决方案，被业界称之为 EoS技术。EoS 技术的出现，较好的实现了数据业务在 SDH网络中的高效传输，最大程度地利用了现有的网络资源。 通常，EoS 技术中采用虚级联（Virtual Concatenation-VCAT）和链路容量调整（Link Capacity Adjustment Schemes-LCAS）技术来
43、解决两个问题：其一，虚级联技术为以太网数据传输开辟大小合适的 SDH通道，解决了以太网和 SDH净荷速率的不匹配，并增加 SDH传送网的通道颗粒，提高了 SDH网络带宽利用率；其二，基于虚级联的 LCAS，则可以根据数据带宽的实时变化来动态地分配带宽资源，有效地提高 SDH链路的利用率。基于对虚级联和 LCAS的分析研究，作者提出了一种切实可行、经济有效的实现 EoS系统中虚级联和 LCAS集成化设计方案。在此基础上，进行了功能定义及模块划分，进而完成虚级联和 LCAS功能的芯片级设计和 FPGA实现。 首先，文章介绍了 EoS系统中 SDH、虚级联及 LCAS等技术的细节。随后，又详细地介绍
44、了芯片中虚级联技术的实现、LCAS 状态机、时钟使能控制模块、开销处理等部分的设计，并使用 Verilog HDL的可综合子集实现了各部分的 RTL级硬件描述，并按照功能要求编写测试平台给出了仿真结果。文章介绍了作者采用的FPGA实现流程，并实现了基于 FPGA环境下的综合、布局规划、布局布线流程。最后，在以上 FPGA设计实现的基础上，分析了设计中的亚稳态问题，给出了解决亚稳态问题的技术措施。 本文采用自顶向下（Top-Down）的设计方法，通过 RTL级 Verilog HDL完成了芯片的硬件描述。在 Xilinx ISE91i 集成开发环境中完成了设计的输入、功能仿真、逻辑综合、布局规划
45、、布局布线及 FPGA下载配置。采用 Mentor Graphics Inc的 Modelsim进行仿真，采用Synplicity Inc的 Synplify Pro81 完成设计综合，ISE91i 提供了Modelsim和 Synplify的软件接口，可在 ISE91i 中予以直接启动。用ISE91i 自带的布局规划器和 FPGA底层编辑器分别完成布局规划和布局布线。综合考虑该项设计的规模及各供应商 FPGA器件的性价比，选用 Xilinx公司Spartan-3E系列的 XC3S500E-4FG320C器件完成了该芯片的 FPGA实现。将物理实现生成的下载文件写入到 FPGA的 E2PROM
46、之后，采用 Xilinx Spartan3E Starter Kit开发板进行芯片实现。 本文的主要贡献为：给出了该芯片完整的设计方案，完成了 EoS系统中虚级联与 LCAS的集成化设计；完成了 SDRAM控制器、异步 FIFO、CRC、时钟使能控制等电路模块的设计实现；作者较好地解决了设计中的亚稳态问题。随着 Internet技术的持续发展和宽带接入网建设的不断深入，数据业务流量飞速增长，已经成为电信市场的主体之一。但是，纯 IP网络尚达不到公用传输网的可靠性要求，且建设耗资巨大。因此，人们提出基于同步数字体系（SDH）下传输以太网数据（Ethernet over SDH-EoS）的解决方案
47、，被业界称之为 EoS技术。EoS 技术的出现，较好的实现了数据业务在 SDH网络中的高效传输，最大程度地利用了现有的网络资源。 通常，EoS 技术中采用虚级联（Virtual Concatenation-VCAT）和链路容量调整（Link Capacity Adjustment Schemes-LCAS）技术来解决两个问题：其一，虚级联技术为以太网数据传输开辟大小合适的 SDH通道，解决了以太网和 SDH净荷速率的不匹配，并增加 SDH传送网的通道颗粒，提高了 SDH网络带宽利用率；其二，基于虚级联的 LCAS，则可以根据数据带宽的实时变化来动态地分配带宽资源，有效地提高 SDH链路的利用率
48、。基于对虚级联和 LCAS的分析研究，作者提出了一种切实可行、经济有效的实现 EoS系统中虚级联和 LCAS集成化设计方案。在此基础上，进行了功能定义及模块划分，进而完成虚级联和 LCAS功能的芯片级设计和 FPGA实现。 首先，文章介绍了 EoS系统中 SDH、虚级联及 LCAS等技术的细节。随后，又详细地介绍了芯片中虚级联技术的实现、LCAS 状态机、时钟使能控制模块、开销处理等部分的设计，并使用 Verilog HDL的可综合子集实现了各部分的 RTL级硬件描述，并按照功能要求编写测试平台给出了仿真结果。文章介绍了作者采用的FPGA实现流程，并实现了基于 FPGA环境下的综合、布局规划、
49、布局布线流程。最后，在以上 FPGA设计实现的基础上，分析了设计中的亚稳态问题，给出了解决亚稳态问题的技术措施。 本文采用自顶向下（Top-Down）的设计方法，通过 RTL级 Verilog HDL完成了芯片的硬件描述。在 Xilinx ISE91i 集成开发环境中完成了设计的输入、功能仿真、逻辑综合、布局规划、布局布线及 FPGA下载配置。采用 Mentor Graphics Inc的 Modelsim进行仿真，采用Synplicity Inc的 Synplify Pro81 完成设计综合，ISE91i 提供了Modelsim和 Synplify的软件接口，可在 ISE91i 中予以直接启动。用ISE91i 自带的布局规划器和 FPGA底层编辑器分别完成布局规划和布局布线。综合考虑该项设计的规模及各供应商 FPGA器件的性价比，选用 Xilinx公司Spartan-3E系列的 XC3S500E-4FG320C器件完成了该芯片的 FPGA实现。将物理实现生成的下载文件写入到 FPGA的 E2PROM之后，采用 Xilinx Spartan3
