1、 FM-1288 高性能汽车免提语音理器 产前信息 本文件包含一个试制产品信息。规格和试生产资料如有更改恕不另行通知。 富迪科技有限公司的产品并不是为了挽救生命或维持生命的应用。因此，如果这样使用的话迪科技有限公司不承担任何责任。富迪的产品有富迪的书面批准才能用于生命支持设备或系统。如果有这样的组件故障可合理预期会导致该生命支持设备或系统的失效，或影响的设备或系统的安全性或有效性。生命支持设备或系统的目的是植入人体，或支持和/或维持和维持和/或保护人类生活。如果他们失败了，这个假设合理，用户或其他人的健康可能会受到威胁。在此我们拒绝任何形式的担保，但不限于保证不侵权，还包括对于电路说明和图表说
2、明。Fortmedia, SAM, ForteVoice, Fortmedia and SAM logos are trademarks of Fortmedia, Inc.All other trademarks belong to their respective companies.Copyright 2012 Fortmedia all rights reserved目录1. 简介81.1概述81.2个主要特点81.3引脚配置（LQFP）91.4设备终端功能91.5内部硬件框图121.6系统应用程序框图132. 功能描述152.1概述162.2串行EEPROM接口（引脚15，16）16
3、2.3 UART接口（引脚12，13）202.4 IIC兼容串行接口-SHI（引脚23，24）222.5数字语音数据接口（引脚8，9，10,11）242.5.1 PCM接口主从252.5.2 IIS接口262.6 ADC（引脚39，40，41，42，43，44）312.7 DAC（引脚 1，3，47，48）322.8操作模式332.9电STAP选项（引脚17）352.10静音控制和指示（引脚20，21）362.11扬声器音量控制（引脚25，26）362.12系统时钟输入和产生（引脚27，28）372.13旁路模式（引脚14）373.通过EEPROM，UART，SHI访问fm1288383.1访
4、问通过EEPROM393.2 通过实例访问EEPROM403.3通过UART访问413.5通过SHI访问423.6个例子通过施434. 电气和时序规范434.1绝对最大额定值444.2推荐操作条件444.3直流特性444.4交流特性454.5时序特性475. 语音处理器性能细节506. 引脚定义细节517. 封装尺寸（LQFP）538. 订货信息54附录 I：操作所需的外部元件55参考57状态信息本产品数据表的状态是产品信息。预报关于富迪产品开发设计人员的信息。文档中指定的所有值都是设计的目标值。如果指定的最小值和最大值，仅作为指导到最终规格的限制，并且不能被视为最终的值。所有的详细规格，包括
5、引脚电气规格没有通知情况下也可能被富迪改变。预生产信息引脚和机械尺寸规格定稿。文档中指定的所有值都是设计的目标值。如果指定的最小值和最大值，仅作为指导到最终规格的限制，并且不能被视为最终的值。所有电气规格没有通知也可能被富迪改变。产品资料最终数据表，包括保证最小和最大限度的电气规格。产品数据表取代所有以前的文件版本。注意每个案例已经确保这个数据表内容的准确性，富迪不能接受任何错误的责任。富迪有权对其产品作为其发展计划的一部分，使技术的变化。图解图1：LQFP引脚配置.9图2：集成电路的硬件框图.13图3：例如蓝牙应用框图.14图4：fm-1288例如表格 1单独的最小系统.15图5：例如UAR
6、T协议.22图6：异步数据传输（TX和RX）.22图7：石数据传送指令协议.23图8：石命令序列.24图9：IIS的下降沿锁存，LRCK高左声道，1个周期的延迟.27图10：IIS的下降沿锁存，LRCK高左声道，0个周期的延迟.28图11：IIS的下降沿锁存，LRCK高为右声道，1个周期的延迟.28图12：IIS的下降沿锁存，LRCK高为右声道，0个周期的延迟.29图13：IIS的上升沿锁存，LRCK高左声道，1个周期的延迟.29图14：IIS的上升沿锁存，LRCK高左声道，0个周期的延迟.30图15：IIS的上升沿锁存，LRCK高为右声道，1个周期的延迟.30图16：IIS的上升沿锁存，LR
7、CK高为右声道，0个周期的延迟.31图17：模拟到数字转换器框图.32图18：数字模拟转换器框图.33图19：状态转换图.35图20：访问fm1288 .39图21：命令输入数据模式.39图22：上电，复位，掉电和循环定时.49图23：主时钟（MCLK）定时.50图24：定时.50图25：48引脚LQFP封装图和尺寸.54图26：外部晶体振荡器作为时钟源.56 表格表1：SHI开始和停止数据转换.23表2：SHI命令名.24表3：SHI命令字节格式.24表4：SHI命令字节点定义.24表5：数字语音数据接口（引脚8，9，10，11）.25表6：ADC mic_in和line_in PGA控制.
8、32表7：DAC line_out和spk_out PGA控制.33表8：带选择引脚选择操作模式.36表9：命令项.39表10：访问通过EEPROM 实例.41表11：访问通过UART 实例.42表12：命令符号.43表13：访问通过SHI实例.43表14：绝对最大额定值.44表15：推荐工作条件.44表16：直流特性.45表17：交流特性.46表17：ADCADC PGA (MIC0_IN, MIC1_IN, LINE_IN) . 47表19: DAC PGA (LINE_OUT, SPK_OUT). 47表20：时序特性.48表21：语音处理器的性能细节.51表22：引脚说明.52表23：
9、可用的软件包和温度等级.55表24：外部组件的建议.56表25：术语.58表26：相关文件.58文献史1. 简介窗体顶端窗体底端fm1288是富迪的系统芯片（SOC）的新一代汽车免提应用解决方案，提供高性能的语音处理。它利用声学回声抵消原理为车辆和个人导航设备免提语音通信噪声抑制提供的专业单麦克风和回声消除技术。1.1概述结合最新的技术，为富迪去除环境噪声的声学回声，在各种嘈杂的汽车环境fm1288最大清晰度的保留自然的声音。兼容广泛的主机处理器和蓝牙设备设计，便于fm1288语音处理器的设计系统集成。fm1288提供系统设计的灵活性，自定义每个处理模块和微调算法为制造商的汽车模型舱或免提通信
10、设备提供独特的需求和声学路径特性。1.2个主要特点l 高度集成的SOC 数字信号处理器（DSP）的硬件加速器，RAM和ROM，O 3 ADC（模拟数字转换器） 2的DAC（数模转换器）输出差分I/O所有类似物来改善噪声免疫力 2芯片上模拟麦克风输入O IIC兼容串行（石）和串口控制接口主机处理器 IIS兼容和PCM数据接口或者蓝牙主机处理器 内置PLL支持高度灵活的时钟输入输出可以作为协处理器或作为独立的处理器l 高性能 先进的声学回声抵消和噪声抑制算法 用于在车辆应用中的鲁棒全双工 保留语音自然度和汽车环境的有效 宽带（高清语音）和窄带语音处理 明亮的声音增强（BVE）下行听力提高 动态范围
11、控制（DRC）范围控制 均衡（EQL）在上行链路和下行链路话音路径 线路信号路径的自动增益控制（AGC） 配置处理模块性能的非侵入性的运行时性能优化通过UART、IIC兼容端口 运行时间的处理方式和各种旁路模式的双麦克风增强噪声抑制模式之间切换l 48引脚LQFP封装，军工级1.3引脚配置（LQFP）LQFP引脚配置视图 11.4设备终端功能1.5内部硬件框图窗体顶端窗体底端图2：集成电路硬件框图1.6系统应用程序框图图3：蓝牙应用程序框图图4：fm-1288例如单独的最小系统2. 功能描述2.1概述fm1288语音处理器将麦克风输入近端扬声器信号并进行声学回声消除和噪声抑制进一步增强它，如增
12、益调整和均衡也可以进行。处理后的信号通过串口发送PCM数字，或通过D/A转换器，然后通过line_out引脚的模拟输出。远端讲话者信号进入为线输入信号或数字串行PCM接口，或从line_in模拟信号引脚。这远端讲话者信号可通过信号处理进一步增强，如明亮的声音增强，均衡，动态范围控制，通过DA发送到模拟spk_out引脚。2.2串行EEPROM接口（引脚15，16）fm1288支持一个可选的串行EEPROM启动，用户应选择与系统设计。串行EEPROM用于 上电复位时存储系统初始化所需的配置参数，系统设计者选择该选项 无论是功能定制或bug修复都由富迪提供存储“补丁程序”它支持的编码或较大的IIC
13、 EEPROM器件如24C16，24C32，24C64，等上电或复位，这fm-1288处理器会自动尝试自动检测通过读操作从串行EEPROM接口。如果系统设计包括EEPROM EEPROM的内容符合以下描述的fm-1288 EEPROM的格式，将初始化相关的状态，成为功能。EEPROM的内容组织成连续的字节从零地址：当fm-1288处理器读取EEPROM，它解释的内容按数据组织如上图所示，并执行命令的顺序来执行初始化。每个命令都是由6字节序列指示处理器进行初始化的数据存储器（DM）的空间或程序存储器（PM）。有一个片上的fm-1288哈佛体系结构的数字信号处理器（DSP），具有独立的片内数据存储
14、器、指令存储器。数据存储器是16位数据宽度和程序存储器的24位数据宽度，并且每个有16位地址。初始化数据和片上程序存储在片上只读存储器（只读存储器）。有片上随机存取记忆体（随机存取记忆体），以及对数据的操作。指令存储空间进一步分为普通指令存储器和只读存储器（随机存取存储器）。该修补程序内存允许进一步增强或错误修复的片上只读码。数据存储空间被分为普通的数据存储在片上内存和一组内存映射控制寄存器。因此，每6字节指令驻留在EEPROM属于下列之一。除了简单的规则开始在第一个字节的EEPROM的虚拟价值和结局与价值0xf0的最后一个字节，最后一个EEPROM命令必须写值0x0000到DM 0x22fb
15、 6字节地址命令最后，为编写程序内存空间的补丁内存有一个简单的规则，用户必须坚持：1 首先要执行一个EEPROM的读写命令到DM的内存空间地址0x3fcb，值= 0x0010;2 然后做EEPROM写命令为斑块内存顺序；3 毕竟写进补丁内存已经完成，然后做一个EEPROM写命令到DM的内存空间地址0x3fcb，价值= 0x0000。当EEPROM的设计是源于初始化参数复位后，该fm1288自动检测EEPROM通过阅读尝试，然后检索数据连续突发模式直到 要么结束传输字节的“0xf0”是在EEPROM检测， 要么DM地址0x0000 0x22fb被清除。fm1288将进入正常运行模式。总结关于EE
16、PROM命令： EEPROM命令可用于启动系统初始化； 数据存储器是连续的字节，必须组织成一个从虚拟字节的EEPROM的地址0x0000，其次是6字节EEPROM命令上述定义，然后通过一个结局指标0xf0 EEPROM命令操作终止信号； 6字节命令每个初始化写为DM空间或PM空间； 最后的EEPROM命令应该是写的值0x0000到DM地址0x22fb 6字节的命令，这是通知fm-1288处理器最后的EEPROM命令被执行； 写入到PM空间补丁RAM区，在0x3fcb首先设定一个具体的内存空间位置DM规则，然后然后清除它所做的，以上是描述是必须遵循。使用EEPROM系统设计师请注意以下几点： 补
17、丁内存初始化既为已经在存储器片上程序是错误修正又进一步增强功能。因此，如果补丁板的写命令 ，将会由富迪提供。 数据的初始化，无论是影响功能运转，还是为了改善性能，在默认情况下，加载特定的调谐参数。因此控制寄存器和数据写入命令，如果有的话，是由富迪提供或者由系统设计人员提供从而进行系统调整后获得最佳参数。请参见“系统调音fm-1288参数调优指南”。 24C16是用户可以使用空间最小的EEPROM。下面的细节通常不关心系统的设计者，但它对EEPROM的大小和因此是包含在这里的完整性。富迪工程师工作片上RAM的命令和数据的初始化命令对EEPROM需要理解这些细节：2.3 UART接口（引脚12，1
18、3）fm1288UART接口可用于:1 在运行时可以发送和接收控制命令；2 此外在复位和上电时也由主机处理器提供必要的初始化配置参数，系统设计人员应该选择此选项。上电即用UART接口，提供给fm-1288的时钟/晶体频率必须是18.432兆赫整数倍的UART波特率为了与常用9600整数倍的波特率进行通讯。所有的UART传输都有一个命令字节，一个或两个地址字节，和两个数据字节。UART需要两个字节的“FC”和“F3”与每个传输同步。UART端口作为推荐的运行时性能优化的接口来访问实时非侵入性的fm1288参数调整。图5：串口命令协议例子图6：异步数据传输（TX和RX）2.4 IIC兼容串行接口-
19、SHI（引脚23，24）fm1288实现串行主机接口（SHI）是一种fm1288 IIC兼容的串行接口和外部处理器之间。它可以用来： 运行时发射和接收控制命令， 在复位和上电过程中由主处理器提供必要的初始化配置参数，要系统设计师选择这个选项。在SHI中，fm1288与处理器通讯通过双向串行数据线（SDA）和串行时钟线（SCL）。fm-1288 SHI作为一个从设备运行并且它的串行时钟是由主机驱动。主机上的主机处理器控制SCL时钟，数据传输的开始位和停止位，并进行从设备寻址。的fm1288支持8位地址和设备地址是“0xC0”。根据主机的指示，SHI可以作为一个发射器（写入数据）或一个接收器（读取
20、数据）。注意，SHI支持100 kHz到400 kHz的最大速度的标准时钟速度（如果MCLK是10MHz以上）。SHI数据线（引脚24）的标准字节格式必须是每个字节8位。每个字节由8位加1位，每个时钟脉冲一个数据位。如果作为一个接收器的操作，它将返回一个应答位在每一个字节传输成功后，否则，它将返回一个无应答信号。每个数据传输的最大字节数没有限制。如果主设备产生终止条件终止传输，数据传输可以被中止。每个数据传输帧必须从开始标记，或者一个重新启动标记开始，由停止标志结束。表1：史开始和停止数据转换在数据传输帧中，允许多个命令序列，并没有限制每个帧的最大字节数。每一个命令序列从一个同步字”0xfcf
21、3”开始，如下的命令输入字节（如：MEN_WRITE 0x3B）和每个特定的命令字节数。下面的数字和表格总结了施命令序列的细节。图7：数据传输命令协议图8：SHI命令序列表2：SHI命令名称表3：SHI命令字节格式表4：SHI命令字节位定义2.5数字语音数据接口（引脚8，9，10,11）FM1288支持PCM / IIS串行接口到外部处理器或设备传输PCM /数字语音数据IIS编码的音频数据。数字语音数据接口由四个引脚，这些引脚复用作为PCM串行接口或IIS串行接口。在下面的表中描述的引脚定义。表5：数字语音数据接口（引脚8，9，10，11）2.5.1 PCM接口主从PCM串行端口提供了一个接
22、口的数字语音数据传输主机处理器。它可以工作在主或从模式，支持，分别，无论是内部或外部时钟源的帧同步（fsync）和位时钟（BCLK）信号。在8kHz、16kHz fsync率运行，根据语音数据采样率。下面的图表显示PCM时两种不同周期的延迟。2.5.2 IIS接口当配置为IIS接口，主从模式，延迟和比特宽度，rxdp闩，和LRCK映射到左或右的通道都是根据系统使用适当配置。如果它被设置为主机模式，总线时钟和LRCK频率由系统设计者定义。下面的图表说明在周期延迟IIS时序的不同类型，边锁和LRCK为高通道图9：IIS的下降沿锁存，LRCK高左声道，1个周期的延迟图10：IIS的下降沿锁存，LRC
23、K高左声道，0个周期的延迟图11：IIS的下降沿锁存，LRCK高为右声道，1个周期的延迟图12：IIS的下降沿锁存，LRCK高为右声道，0个周期的延迟图13：IIS的上升沿锁存，LRCK高左声道，1个周期的延迟图14：IIS的上升沿锁存，LRCK高左声道，0个周期的延迟图15：IIS的上升沿锁存，LRCK高为右声道，1个周期的延迟图16：IIS的上升沿锁存，LRCK高为右声道，0个周期的延迟2.6 ADC（引脚39，40，41，42，43，44）fm1288包括三个模数转换器（ADC）。系统设计者们注意这16位精度Sigma-Delta转换器支持的数据采样率是16kHz，并且所有的模拟信号都是
24、差分输入。MIC0_IN ADC和MIC1_IN ADC是主麦克风和麦克风分别输入，和LINE_IN ADC是线路电平输入。每个麦克风允许的最大差分输入电压ADC 2.83 VPP（在PGA增益选择价值0）。模拟增益级具有可编程增益调整（PGA）选择价值0到15，在表6中ADC的增益设置相关的总结。关于如何为每个ADC块PGA水平设置的详细信息，请参阅“fm1288参数调优指南。”图17：模拟数字转换器框图表6：ADC mic_in和line_in PGA控制2.7 DAC（引脚 1，3，47，48）fm1288包括两个数字模拟转换器（DAC）。系统设计者注意这16位精度Sigma-Delta
25、转换器支持16KHz的数据采样率，所有的模拟信号输出都才用差分形式。处理后的回声和无噪声的语音信号经line_out DAC输出，而spk_out是到达远端语音信号连接近端扬声器。每个DAC的最大差分输出电压3.0vpp（在PGA增益选择价值0）。模拟增益级具有可编程增益调整（PGA）选择价值0到15，在表7中有相关的DAC的增益设置的总结。关于如何为每个DAC块设置模拟PGA水平的详细信息，请参阅“fm1288参数调优指南。”图18：数字-模拟转换器框图表7：DAC line_out和spk_out PGA控制2.8操作模式在不同的条件下，该fm1288工作在以下4种模式之一。硬件复位方式当
26、电源或当rst_低，芯片将进入这个模式直到10ms后rst_引脚被拉高。在这种模式下，芯片样品带选项，调整时钟源，并等待外部时钟（xtal_in或BCLK）和内部PLL稳定。在10ms，芯片进入软件复位模式。注意，rst_引脚不应作为电源关闭功能。软件复位模式在这种模式下，嵌入式语音处理软件读取带选项（2.9节），决定了参数将来自哪里，然后被动地等待来自外部主机下载（通过UART、IIC兼容SHI）或积极读取外部EEPROM的参数。该芯片存在这种模式和软件复位模式时，在0x22fb参数值成为0后进入运行模式（参数配置完成时由fm-1288 DSP处理器芯片）。注意rst_引脚不应作为电源关闭功
27、能。运行模式在这种模式下，软件将根据参数配置设置硬件内部寄存器，然后按70毫秒的初始化。然后fm1288开始样本输入和提供输出的模拟/数字接口。这样操作后，可以进入省电模式，如果pwd_引脚被拉低。掉电模式芯片后的pwd_引脚被拉低进入掉电模式10ms。在断电模式下，片上电源开关关闭，以减少泄漏。外部时钟应该关闭后，tsu_clk2pd（参见4.5节）降低泄漏电流也。掉电模式后，可以移动到任何软件复位模式或操作模式（根据不同的pwrdwn_set参数，设置0x22f1）。如果它移动到操作模式，没有任何参数设置，因为所有的内部寄存器值将保持。为了使芯片退出掉电模式的正确，该芯片将需要13ms房屋
28、的清洁工作，才可以进行新的一轮参数下载，或恢复到运行模式。*注：1. 在上面的模式，fm1288重新进入硬件复位模式时的rst_引脚被拉低外。2. rst_pin设计的目的不是为了节能，因此建议使用PWD省电功能。下面的图是fm1288芯片的4种状态之间的过渡状态转换图。图19：状态转换图2.9电STAP选项（引脚17）带选项被用来确定芯片所需的操作。下面提到所有带选项必须拉高或低使用100K弱负荷。如果引脚悬空，状态将是未知的。在软件复位模式，芯片样品的不同带的选择，如果有的话，以确定所需的操作，以确定系统配置。表8：带选择引脚选择操作模式2.10静音控制和指示（引脚20，21）上下行语音信
29、号的扬声器输出静音控制只能通过UART或SHI发出控制命令。引脚20是一个输出指标，这将是断言高，当扬声器输出已被切换到静音状态。用户可以这样：捆绑这个引脚信号，用一个发光二极管提供指示。在上行链路语音信号的静音控制也可以通过UART或SHI发送控制命令。另外，在上行静音控制可通过引脚21输入信号直接控制。2.11扬声器音量控制（引脚25，26）fm1288扬声器音量可以通过（引脚25）和音量+（引脚26）来控制。这些输入信号电平触发和高电平有效。的fm1288会增加或降低音量的一步一旦感官上销水平高信号（活跃状态的最小长度为150ms。de活性低状态的最小长度为100ms）。如果级别保持高，
30、每一秒，它会继续增加或减少量，直到它击中帽。最大容量可编程（见fm1288参数调优指南）。如果未使用引脚拉低，他们必须用弱电阻100K。2.12系统时钟输入和产生（引脚27，28）fm1288接受广泛的外部时钟源，这个外部时钟可以从输入3MHZ到32 MHz以1 MHZ的增量递增，或从4.096MHz到32.768mhz以2.048MHz的增量递增。其他常用的系统时钟频率-3.6864，7.68，14.4，15.36，16.8，19.2，19.68，38.4和48兆赫也支持。然而，如果UART接口是上电后立即使用，那么能与常用的9600整数倍的UART波特率通讯，fm-128的时钟/晶体频率必
31、须是18.432MHz整数倍。晶体应用到引脚27（xtal_in）和28（xtal_out）也将。有关水晶规格的更多信息，请参阅附录一。所有的fm-1288内部数字时钟是利用内部锁相环产生，这是锁定的时钟源的频率。2.13旁路模式（引脚14）fm1288支持旁路通信模式所主张的test2引脚高。在这个循环的通信模式，mic0_in麦克风输入信号将被发送到line_out和line_in输入信号直接spk_out。它绕过内部ADC和DAC，DSP。PGA增益设置和内部前置放大器还具有输入和输出信号的工作。在运行时该模式可以由硬件TEST2 pin切换和关闭。3.通过EEPROM，UART，SHI
32、访问fm1288图20：访问fm1288在运行时，用户可以通过一个串口或SHI读取或写入到fm1288寄存器中。为了访问fm1288寄存器，设计者必须使用预定义的命令进入模式。如果应用需要通过外部主机控制就使用到UART或SHI接口。这些接口也可以用来执行电源和复位系统参数的初始化时，他们被连接到一个主机处理器。作为一个选项，在复位后以支持IIC EEPROM的内容可以自动加载到寄存器。图21：命令输入数据模式下面的表显示了每个条目所需的可用命令项和相关联的字节数。表9：命令项3.1访问通过EEPROM请参见2.2节（串行EEPROM接口）对EEPROM数据组织的规则。基于在这一节中提供的细节，组织的EEPROM的一个例子是：3.2 通过实例访问EEPROM下面的表格提供了一个更新的参数fm1288通过EEPROM接口的几个例子。更多详情，请参阅fm1288参数调优指南表10：访问通过EEPROM的例子3.3通过UART访问UART作为fm1288和主机或控制器之间的一个接口，它可以发送命令到程序芯片的参数。UART异步双向串行接口和协议是由一个起始位，字符的比特数，奇偶校验位和停止位。fm1288 UART有5种不同的类型的接口输入命令。两同步字节的“FC”和“F3”是每个命令输入之前必需。由于UART接口的速度比的fm1288内部时钟慢得多
