1、中国民航大学硕士学位论文基于FPGA的任意波形发生器的设计与实现姓名：姜鲁鹏申请学位级别：硕士专业：信号与信息处理指导教师：杨宏宇20070322中国民航大学硕士学位论文摘要随着国民经济的发展和社会的进步，人们越来越需要便捷的交通工具，从而促进了汽车工业的发展，同时汽车发动机检测维修等相关行业也发展起来。在汽车发动机检测维修中，发动机电脑(Electronic Control UnitEcu)检测维修是其中最关键的部分。发动机电脑根据发动机的曲轴或凸轮轴传感器信号控制发动机的喷油、点火和排气。所以，维修发动机电脑时，必须对其施加正确的信号。目前，许多发动机的曲轴和凸轮轴传感器信号已不再是正弦波
2、和方波等传统信号，而是多种复杂波形信号。为了能够提供这种信号，本文研究并设计了一种能够产生复杂波形的低成本任意波形发生器(Arbitrary Waveform Generator_AWG)。本文提出的任意波形发生器依据直接数字频率合成(Direct Digital FrequencySynthesis-DDPS)原理，采用自行设计现场可编程门阵列(FPGA)的方案实现频率合成，扩展数据存储器存储波形的量化幅值(波形数据)，在微控制单元(MCU)的控制与协调下输出频率和相位均可调的信号。任意波形发生器主要由用户控制界面、叻Fs模块、放大及滤波、微控制器系统和电源模块五部分组成。在设计中采用FPG
3、A芯片EPFIOKIOQC208-4实现DDFS的硬件算法。波形调整及滤波由两级放大电路来完成：第一级对DA输出信号进行调整；第二级完成信号滤波及信号幅值和偏移量的调节。电源模块利用三端集成稳压器进行电压值变换，利用极性转换芯片ICL7660实现正负极性转换。该任意波形发生器与通用模拟信号源相比具有：输出频率误差小，分辨率高，可产生任意波形，成本低，体积小，使用方便，工作稳定等优点，十分适合汽车维修行业使用，具有较好的市场前景。关键词任意波形发生器；直接数字频率合成；现场可编程门阵列；发动机电脑中国民航大学硕士学位论文AbstractWith the development of our ec
4、onomy,people need more cars as fast vehiclesAt thesame time,the car industry and the car engine service are flourishingIn this service trade,there arcgoodprospectsofservicingtheelectroniccontrolunit(ECU)ofengineTheECUcorrespondingly controls the ignition of engine when it receives the signals of cra
5、nkshaftand camshaftAs being serviced,the ECU should receive correct inputThe output ofcrankshaft and camshaft are no longer typical signalssuch鹅sine and pulse but SOmekinds of complex waveformsIn order to SOlve the problem,we design an arbitrarywaveform generator(AWG)which can generate SOme kinds of
6、 complex waveformsThe generator Was based on the principle of Direct Digital Frequency Synthesis(DDFS)We adopted FPGA to implement waveform synthesis,utilized SRAM to storedata of waveformsThe amplitude,frequency and the phase of waveform are adjustable bythe control ofmicrocontrol unit(MCU)The gene
7、rator in this paper consists of graphics user interface(GUI)，DDFs module，amplification and filter module，MCU module and power moduleIn the DDFS module，we used EPFl0K10QC2084 to implement the function of DDFSThere atwo ampHfierato adjust and filter signalsThe first amplifier modifies the output of DA
8、The secondampHfier filters the signals，rectifies the amplitude and its offsetIn the power module，thevolmge is converted by the 3-terminal integrated regulator,and we adopt ICL7660 toswitch polarity of powerThe generator is smaller,cheaper and more convenient than traditional analog signalSOurceIt锄ge
9、nerate arbitrary waveformThe frequency offset is little and the frequencyresolution is highEspecialiy,the generator fits for servicing carsThus there is promisingmarket demand for the instrumentKeywords Arbitrary waveform generator；,Direct Digital Frequency Synthesis；FieldProgrammable Gate Array；Ele
10、ctronic Control Unit中国民航大学学位论文独创性声明本人声明所呈交的学位论文是我个人在导师指导下进行的研究工作及取得的研究成果尽我所知，除了文中特别加以标注和致谢的地方外，论文中不包含其他人已经发表或撰写过的研究成果，也不包含为获得中国民航大学或其它教育机构的学位或证书而使用过的材料与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的说明并表示了谢意。研究生签名：中国民航大学学位论文使用授权声明中国民航大学、中国科学技术信息研究所、国家图书馆有权保留本人所送交学位论文的复印件和电子文档。可以采用影印、缩印或其他复制手段保存论文本人电子文档的内容和纸质论文的内容相一致
11、。除在保密期内的保密论文外，允许论文被查阅和借阅，可以公布(包括刊登)论文的全部或部分内容。论文的公布(包括刊登)授权中国民航大学研究生部办理。研究生签名：缁导师签名：研究生签名：耋趱 导师签名：中国民航大学硕士学位论文11课题背景和意义第1章绪论随着中国经济迅速发展，人民生活水平不断提高，汽车逐渐进入人们的日常生活。中国汽车市场潜力巨大，随之而来的，将进一步促进汽车服务市场包括汽车维修及检测，汽车性能改进，汽车美容等汽车附属市场的蓬勃发展，其中汽车维修及检测市场将是其中的重要部分从汽车诞生的那天起，汽车维修及检测技术也就应运而生了汽车发动机是整个汽车的心脏，它包括功能主体和控制部分。控制部分
12、主要控制发动机喷油和点火时间及顺序等重要工作。上个世纪90年代以前，汽车发动机的控制部分主要由机械机构和简单的模拟电子线路组成。这种控制模式速度慢，时间跟随性很差，控制精度低，不能很好的发挥发动机的性能。90年代后，随着电子产业的发展，汽车制造技术的提高，发动机的控制部分完全由数字系统实现，这就是发动机电脑(ECU)。发动机电脑由以微控制器为核心的数字系统组成，它根据输入信号(通常是曲轴和凸轮轴传感器信号)的频率和相对位置关系来控制发动机的喷油和点火。这种数字控制方式速度快，时间跟随性好，控制精度很高，并且可以保留一些重要数据。发动机电脑很昂贵，普通汽车的发动机电脑一般要数千元，世界名牌汽车的
13、发动机电脑要数万元，并且发动机电脑故障通常是可维修的。这样来说，维修一台电脑要比更换一台全新电脑费用省的多。可见，发动机电脑维修将会有很好的发展前景。一台完好无损的发动机电脑，只有对其加入正确的输入信号，这种通常是曲轴和凸轮轴的传感器信号，电脑才能输出正确的喷油和点火。所以维修发动机电脑时，必须为其提供正确的信号后，才能判断检测和维修是否正确。这样，就需要一台能够模拟曲轴和凸轮轴的传感器信号的信号源。为了使发动机电脑能够根据输入信号精确控制发动机，曲轴和凸轮轴的传感器信号已经不再是传统的正弦波，方波；而是一些较复杂的波形。例如，一款国产金杯面包车，其曲轴上的齿轮为60齿缺2齿，如图1-1所示，
14、曲轴传感器的输出是：曲轴每转一周，传感器输出58个小正弦波形和1个大正弦波形，并且大正弦波形周期是小正弦波形的两倍，如图1-2所示。这种波形是传统信号源无法产生的。中国民航大学硕十学位论文图1-1曲轴及传感器Fig11 Crankshaft and sensor图卜2传感器信号Fig12 Signal of sensor再如，奔驰166发动机需要曲轴和凸轮轴波形有较严格的相对位置关系，即相位差，如图1-3，图卜4所示。这种具有严格相位关系的信号对于传统信号源来讲也是难达到的。图1-3曲轴，凸轮轴关系Fig13 Signal relation between crankshaft and cam
15、shaft图1-4图1-3中的细节Fig14 Detail of Fig13由于所需信号复杂，致使传统信号源在汽车维修领域被淘汰，需要一种新的信号源来代替。有些汽车维修技术人员采用电动机带动同种型号的齿轮产生。这种模拟方2中国民航大学硕士学位论文式很麻烦，不同波形需要不同齿轮，而且产生的频率和形状都不稳定，影响了维修的效率和准确度。基于以上情况可知，发动机电脑检测维修行业迫切需要一种可模拟各种曲轴和凸轮轴传感器信号的任意波形发生器。如果用户可以用数字示波器采集到传感器信号，然后编辑出所需要的波形，再通过任意波形发生器输出，那么，维修技术人员就完全可以在工作室里完成发动机电脑的维修任务。目前，国
16、内外仪器市场均有任意波形发生器产品，如美国泰克公司的AFG320，安捷伦33000系列，台湾固纬的SFG830，中国石家庄无线电四厂的TFG2015等等，该类产品大多面对高校、科研院所和工厂自动化测试，频率精度等各项指标较高，售价也较贵，这些产品的指标及价位均不适合汽车维修行业。本课题旨在设计一种低成本的、满足汽车维修行业需求的任意波形发生器。12国内外研究现状任意波形发生器的主要原理是直接数字频率合成技术(Direct DigitalFrequency SynthesisDDFS)，用数字化形式实现相位与幅值的转换。随着DDFS技术的发展，促使信号源设备发生了质的飞跃。121 DDFS的发展
17、现状1971年，美国学者JTierncy，CMRader和BGold提出了以全数字技术，从相位概念出发直接合成所需波形的一种新的频率合成原理直接数字频率合成技术。但由于DDFS全数字化的特点，限于当时的制造工艺和器件水平低下，它的性能指标尚不能与已有的技术相比，故未受到重视，直到80年代末90年代初才掀起对DDFS的研究热潮。近20年问，随着微电子技术的发展，现场可编程门阵列FPGA器件得到了飞速发展。由于该器件具有工作速度快、集成度高和现场可编程等优点，因而在数字信号处理中得到了广泛应用，从而推动了DDFS的发展。DDFS作为一种新兴的直接频率合成技术，具有频率分辨率高、频率变换速度快、频率
18、稳定性好、相位可连续线性变化等优点。它采用全数字技术，易于集成，代表了信号源今后的发展方向。122叻FS的应用和发展叩FS问世之初，构成DDFS元器件的速度和数字化引起的噪声这两个主要缺点阻碍了DDFS的发展与实际应用。近几年，随着超高速数字电路的发展以及对DDFS的深入研究，DDFS的最高工作频率以及噪声性能已接近并达到与锁相频率合成器相当的3中国民航大学硕士学位论文水平。随着这种频率合成技术的发展，其已广泛应用于通讯、导航、雷达、遥控遥测、电子对抗以及现代化的仪器仪表工业等领域。1、实时高精密的模拟仿真在DDFS的波形存储器中存入正弦波形及方波、三角波、锯齿波等大量非正弦波形数据，然后通过
19、手控或用计算机编程对这些数据进行控制，就可以任意改变输出的波形。利用DDFS具有的快速频率转换、连续相位变换，精确的细调步进的特点，将其与简单电路相结合就构成精确模拟仿真各种复杂波形的最佳方式和手段。这是其它频率合成方法不能与之相比的。例如它可以重现由数字存储示波器(DSO)捕获的波形州2、实现各种复杂方式的调制DDFS也可应用于复杂调制，因为合成的三个参量：频率、相位和幅度均可由数字精确控制，因此DDFS可以通过预置相位累加器的初始值来精确地控制合成的相位，从而达到调制的目的。现代通信技术中调制方式越来越多，例如BPSK，QPSK，MSK等都需要对载波进行精确的相位控制。DDFS的合成的相位
20、精度由相位累加器的位数决定一个32位的相位累加器可产生2”个离散的数字相位，因此，在转换频率时，只要通过预置相位累加器的初始值，即可精确地控制合成的相位，很容易实现各种数字调制方式咐1。3、实现频率精调，作为理想的频率源加FS能有效地实现频率精调，它可以在许多锁相环(PLL)设计中代替多重环路。在一个PLL中保持适当的分频比关系，可以将DDFS的高频率分辨率及快速转换时间特性与锁相环路的输出频率高、寄生噪声和杂波低的特点有机地结合起来，从而实现更为理想的DDFS+PLL混合式频率合成技术。在频率粗调时用PLL来覆盖所需工作频段，而DDFS被用来覆盖那些粗调增量，在其内实现频率精调。这种方案以其
21、优越的相位稳定性和极低的颤噪效应满足了各种系统对频率源苛刻的技术要求。这也是目前开发应用DDFS技术最广泛的一种方法。采用这种方案组成的频率合成器已在很高的频率上得以实现o1。4、DDFS在跳频电台中的应用在现代通信，特别是战场通信环境下，由于存在各种干扰，要求通信系统具有很强的抗干扰、抗窃听、抗侦察、保密等功能，为此，跳频通信成为主要的通信手段。为了抵抗跟踪式干扰和转发式干扰，对跳频系统的跳速提出了更高的要求。直接频率合成技术虽然可以满足跳速快的要求，如美国的JTIDS，其跳速可达到每秒3000跳，4中国民航大学硕士学位论文但由于采用的是直接频率合成技术，其重量、价格、体积等方面都难以满足战
22、术通信的要求。而DDFS从适应快速变频的角度来看，具有不可比拟的优势，完全可以满足快速跳频的要求，成为今后跳频电台的发展方向“15、DDFS在雷达系统中的应用雷达系统中采用DDFS技术可以灵活地产生不同载波频率、不同脉冲宽度以及不同脉冲重复频率等参数构成的信号。为雷达系统的设计者提供了全新的思路“16、DDFS在数字通信中的应用由于DDFS采用数字结构，可以灵活地实现频移键控、相移键控和幅度调制等功能，使其在数字通信中得到广泛应用“” 当然，DDFS的应用不仅限于这些，它还可用于核磁谐振频谱学及其成像、检测仪表等。随着DDFS集成电路器件速度的飞速发展，它已成为一种可用于满足系统频率要求的重要
23、而灵活的设计手段。13本课题的主要研究内容本课题所研究的任意波形发生器是以直接数字频率合成技术(DDFS)为核心实现的。在Pc机上运行图形用户界面，用户可以根据需要编辑波形数据，调整波形的形态，在微控制器的协调和控制下，通过USB接口传递波形数据及相关控制参数。系统各模块的主要功能和主要研究内容如下：l、叻FS模块设计。此模块包括DDFs硬件算法和DA转换两部分，本课题的DDFS硬件算法采用在FPGA器件上自行设计程序来实现。根据DDFS的实际逻辑电路门数选择具体的可编程逻辑器件。DA转换器是直接影响输出质量的器件，根据输出最高频率并留有一定裕量的原则，选择DA转换器的转换速率。此模块的主要研
24、究内容是在可选的几种直接频率合成算法中选择最适合本设计的一种，以及如何在FPGA器件上编程实现，同时保证信号的频率、相位的准确稳定。在可选的众多DA转换器中选择一种性价比最高的，以及如何保证在同FPGA对接实现DA转换时，保证信号的质量满足要求。2、中央处理单元。它是整个系统的大脑，主要完成任务有：控制任意波形发生器与Pc机通过USB通信；控制频率合成模块输出频率，相位等参数；控制滤波级数的选择。本课题的主要研究内容为中央处理器的选型，固件程序的编写，保证中央处理单元能够可靠的与Pc机实现通信，实时的响应用户通过GUI发出的命令，准确的控制频率合成模块。5中国民航大学硕士学位论文3、输出放大电
25、路设计。集成运算放大器的带宽要适合输出的最高频率，并有一定裕量；由于输出的电压变化范围很大，放大器输出要由较大的电压转换率。主要研究内容是放大电路对信号的放大能力以及失真特性改进分析，放大电路的级数和结构设计4、软件设计。包括Pc机用户控制台部分和波形数据生成部分。控制台是用户使用操作接口，数据生成部分按用户需求生成数字化波形数据。研究内容用vc+编写简单易用，美观的控制台界面，尽可能多的收录现有各种ECU波形数据。编写的波形数据生成软件简单易用，能够生成尽可能多的各种形状的波形数据，产生不同特性的波形数据，满足不同的需要。6中国民航大学硕士学位论文第2章任意波形发生器的设计原理和设计指标21
26、 DDFs的原理DDFS是继直接频率合成技术和锁相环式频率合成技术之后的一种新的频率合成技术，它是一种把一系列数字量通过DAC转换成模拟量形式的合成技术。DDFS的工作原理是基于相位与幅度的对应关系，通过改变频率控制字(K)来改变相位累加器(位数为N)的相位累加速度，然后在固定时钟的控制下取样，取样得到的相位值(取相位累加器的高M位)，通过相位幅度转换得到相位值对应的幅度序列，幅度序列通过数模转换及低通滤波得到模拟波形输出“”1。F图2一l叻FS原理Fig21 Principle of加Fs从图2-1可以看到DDFS的关键部分就是相幅转换部分，根据相幅转换方式的不同，叻Fs大致分为两类：ROM
27、查询表法：ROW中存储有不同相位对应的幅度值，相位累加器(Acc)输出的相位值寻址ROM输出对应的幅度序列，实现相幅转换计算法：对相位累加器输出的相位值通过数学计算的方法得到对应的幅度值，实现相幅转换，主要计算方法有CORDIC法、Taylor级数近似法等。评价DDFS性能指标的部分：输出频率范围，频率分辨率、相位分辨率、频谱纯度和频率切换速度等。下面将分别介绍这两种方法。211 R叫查询表法目前使用最广泛的方式是利用高速存储器作查寻表，然后通过高速DAC产生已经用数字形式存入的输出波形。图2-2是ROM查询表法DDFS的一个基本原理图啪1。7中国民航大学硕士学位论文图2-2 ROM查表法DD
28、FS原理图Fig2-2 Principle diagram of DDFS in inquiring ROM图22中的参考频率源()为高稳定度的晶体振荡器，其输出用于提供DDFS中各器件同步工作。l、累加器部分。相位累加器由N位加法器与N位累加寄存器级联构成。每来一个时钟脉冲，加法器将频率控制数据与累加寄存器输出的累加相位数据相加，把相加后的结果送至累加寄存器的数据输入端。累加寄存器将加法器在上一个时钟作用后所产生的新相位数据反馈到加法器的输入端，以使加法器在下一个时钟的作用下继续与频率控制数据相加。这样，相位累加器在参考时钟的作用下，进行线性相位累加，当相位累加器累加到最大量程时，就完成一个
29、周期性的动作，这个周期就是DDFS合成的一个频率周期，当累加器到达最大量程后，继续累加便产生溢出，重新进入下一个周期的累加，累加器的溢出频率就是DDFS输出的频率。2、相位一幅值转换部分用相位累加器输出的数据作为取样地址，对波形存储器进行寻址，实现相位幅值转换，即可在给定的时间上确定输出的波形幅值。3、数模转换部分 ，DAC将数字量形式的波形幅值转换成所要求合成频率的模拟量波形，低通滤波器用于衰减和滤除不需要的取样分量以便输出频谱纯净的波形。对于N位的相位累加器和具有M个相位取样的波形存储器，若频率控制字为K，则DDFS系统输出信号的频率为-毋K2”。4、ROM查表法的改进ROM查表法结构比较
30、简单，只需要在ROM中存放不同相位对应的幅度序列，然后用相位累加器的输出对ROM寻址，经过数模转换(DAc)和低通滤波(LPF)输出波形。由于实现比较容易，故DDFS设计者大都采用这一技术。这一技术的缺点是输出杂散比较大，为提高其性能指标，国内外学者提出了许多新技术及改进方案，已经得到了应用。主要有如下改进：R中国民航大学硕士学位论文(1)压缩ROW容量，增大有效寻址位数：一种简单直接的压缩方法是只保存正弦波O，竹2区间的数据，利用波形的对称性来恢复其它象限的数据，这样数据就压缩为原来的四分之一嘲；利用正弦函数相差法可以使ROW所存储的数据压缩为原来的十二分之一；有人提出的Nicholas结构
31、算法是一种基于数字优化的方法，可根据实际参数优化计算出粗细ROW的容量及数据位数，数据可压缩到原来的1128嘲，这种方法在DDFS器件AI)9955中得到应用；利用泰勒级数展开法使数据压缩为原来的六十四分之一，该法已用于Q2334中。 (2)抖动注入技术：由于ROW查询表法的输出波形有周期性，其杂散也是有周期性的，因此设法破坏杂散的周期性及与其的相关性，成为减少叩FS杂散的主要方法。抖动技术的应用有多种方式，可以对输入的频率控制字加抖，对ROW寻址的地址加抖，也可以对DAC转换前的幅度进行加抖，这项技术使杂散得到改善，其代价是增加了噪声基底。Q2334即采用了幅度注入技术。(3)采用频率可控声
32、表面波滤波器组抑制技术：该技术可使DDFS的杂散电平降低35dB以上已成功地用于捷变频雷达锁相本振源，使捷交频雷达的频率跟踪技术上了一个新台阶。 ，由于ROW查询法实现起来较简单，世界上著名的芯片生产厂家如ADI公司、QUALCOW公司、STANDFORD公司都有采用ROW查询法生产的DDFS芯片，其中STANFORD公司的STEL-2375最高工作时钟可达IGHz，输出的带宽可达400姗z，频率分辨率可达mHz，在不考虑DAC限制的情况下，杂散指标可达-70dB以下目前，R嘣查询法成为DDFS采用的最主要方法。212计算法由于要用数字电路来实现正弦函数功能存在一定的难度且电路结构也较复杂，而
33、ROW查询法实现起来比较简单，目前DDFS大多采用ROW查表法，但当输出要求的频率及幅度分辨率比较高时，用ROW查询法实现则有难度，随着数字电路精度的不断提高，用计算法来实现DDFS开始受到重视。其主要代表有CORDIC算法隗矧，基于矢量旋转的CORDIC算法正好满足了这一需求，该算法于1959年由JVolder提出，主要用于计算三角函数、双曲函数及其他一些基本函数运算，它有线性的收敛域和序列的特性，只要迭代次数足够，即可保证结果有足够的精度。Walther，JS于1971年提出了统一的CORDIC形式。它的基本原理是初始向量V(x。，y。)旋转角度口后得到向量v2(x。y2)：9中国民航大学
34、硕士学位论文x 2=xlOD S0。Yl。sin0Y 22 Y1。CO S8+xlsinO整理式(21)和式(22)，得：x。2(xl。Yl。tall口)cosO(21)(22)(23)Y 2 20l+xl。tanO)cosO 【z4)若每次旋转的角度口是正切值为2的倍数，即：护2 arct锄(2“)，则s口一_i，假设以6。代表矢量的旋转方向，+1表示逆时针旋转，一1表示顺时针旋转，故第i步旋转可用以下两式表示：-瓴一4Y12-I)J嘉 (25)弗。一饥+4xi2-I)嘉 (26)其中五专i为模校正因子对于字长一定的运算，该因子是一个常数，用朦示，以16b字长为例，则：nn压加607252，
35、 眩，可见，迭代运算不能使幅值比例因子恒为1。为了抵消因迭代产生的比例因子的影响，可将输入数据X，Y校正后再参与运算，以避免在迭代运算中增加校正运算，避免降低CORDIC算法的速度。由此运算迭代式可以简化成五，一五一4y。2。 (28)乃“-yl+点五2_l (29)式(28)和式(29)的运算仅通过加法器及移位器即可实现。若用Z。表示第f次旋转时与目标角度之差，则：刁+l一弓一4tan4(2。) (210)经过n次旋转后，式(28)，式(29)两式的11次迭代可以得到以下结果：中国民航大学硕士学位论文授二羔：芸=：盏ko(2Ii)给定=K，yo=0，则迭代结果为：(212)所以，将所需产生的
36、角度值作为z输入。通过式(28)式(210)三式的迭代运算。迭代结果输出的和h就是所需要的三角函数值嘲。其中旋转角度护是通过叠加来实现的，叠加的步数是由所要求的精度决定的。当输出位数大于14比特时，ROM查询表即使经过压缩仍不能满足快速运算的要求，此时则适合采用该算法，同时该法也可实现高频率分辨率。213 R咖查找法和co劝IC法比较ROM查表法适合形状复杂，不容易用数学函数逼近的波形，计算法适合对精度和频率要求高，容易用数学函数逼近的波形。鉴于本设计要求产生波形复杂，频率不是特别高，所以采用R叫查表法。214叻FS的性能特点DDFS在带宽、频率转换时间、相位连续性、正交输出、高分辨率以及集成
37、化等一系列性能指标方面远远超过了传统频率合成技术所能达到的水平，为系统提供了优于模拟源的性能。1、极快的频率切换速度I)DFS是一个开环系统，无任何反馈环节，频率转换时间主要由器件附加的时延来决定。如=lOIIz，转换时间即为100 IlS，若时钟频率升高，转换时间将缩短，但不可能少于数字门电路的延迟时间目前，DDFS的调谐时间一般在ns级，比使用其它的频率合成方法都要快若干数量级。2、极高的频率分辨率由A，_厶。=fJ2。可知，只要增加相位累加器的位数N即可获得任意小的频率调谐步进。大多数DDFS的分辨率在Hz，mHz甚至II Hz的数量级。3、低相位噪声和低漂移DDFS系统中合成的频率稳定
38、度直接由参考源的频率稳定度决定，合成的相位噪声与参考源的相位噪声相同。而在大多数DDFS系统应用中，一般由固定的晶振来产11中国民航大学硕士学位论文生基准频率，所以其相位噪声和漂移特性是极为优异的。4、连续的相位变化同样因叩FS是一个开环系统，故当一个转换频率的指令加在叩Fs的数据输入端时，它会迅速合成所要求的频率，在输出上没有叠加任何电流脉冲，输出变化是一个平稳的过渡过程，而且相位是连续变化的，这个特点也是叻FS独有的。5、在极宽的频带范围内输出幅度平坦的波形DDFS的最低输出频率是由所选晶振频率，相位累加器的位数和波形存储空间深度共同决定。奈奎斯特采样定理保证了在直到该时钟频率一半的所有频
39、率下，DAC可以再现某些特殊取样波形，即DDFS频率的上限厶。由合成器的最大时钟频率决定(厶。=厶，2)。6、易于集成、易于调整DDFS中几乎所有的部件都属于数字处理器件，除DAC和滤波器外，无需任何调整，从而降低了成本，简化了生产设备。22任意波形发生器的总体设计方案本设计包括任意波形发生器硬件设计和软件设计(包括人机界面设计和微控制器软件)两部分。使用者通过图形用户界面(GUI)编辑波形，设定参数，然后通过USB接口将各种数据传输给任意波形发生器波形产生硬件部分，在微控制器控制下，DDFS模块合成数字波形，经过DA转换器和两级放大电路输出模拟波形。用户可以通过调节两级放大器的参数调节输出的
40、信号幅值和直流偏移量。AWG硬件部分r USB皇 忐C 傩佰 卜 M 新司爿丑L二一。 鹭洼控 C棚 U古图2-3任意波形发生器总体结构框图Fig2-3 The system frame diagram of AWG整个任意波形发生器的总体结构框图如图2-3所示，其主要由两大部分组成：1、Pc控制台为了降低任意波形发生器的成本，采用GUI和波形发生器硬件电路分开的设计方案，即改变传统的GUI和波形发生器硬件电路集成在一个仪器箱的方中国民航大学硕士学位论文法，而是采用波形发生器硬件电路单独放在一个仪器箱里，而GUI安装在普通的Pc上面，Pc和波形发生器硬件电路通过高速USB接口连接，可以保证传输
41、的速度和实时性的要求，用户通过Pc上的GUI来控制产生的波形形状频率等特性。所有的波形数据，FPGA的程序数据均存储在Pc机上面，在启动GUI的同时配置FPGA，根据对波形的需求加载相应的波形数据2、任意波形发生器硬件部分。主要有MCU系统，DDFS模块，DA转换模块和两级放大滤波电路。这部分硬件电路负责产生波形信号。23任意波形发生器的设计指标根据需求，本任意波形发生器要达到的设计指标如下：可产生正弦波、方波、三角波、噪声以及各种EcU波形；独立三通道模拟输出，任意两通道相对相位可调；波形长度1-8k；用户软件满足用户自编辑波形，设置频率，相位值；频率范围：IHzlIdlz 频率误差05il
42、z；IkHz1000kHz频率误差11频率分辨率：1Hz；相位范围：0360度；相位分辨率：l度；数字幅度分辨率8bit，模拟幅值范围：O-10r，无级调节；采样率20MHzs；稳定时间2s(需要更新波形)，稳定时间4096Its(不需要更新波形)；直流偏移量范围：O-+5V，无级调节；三级滤波器选择；工作电压：+12V。24本章小结本章介绍了任意波形发生器所使用的DDFS原理和性能，比较了ROM查表法和计算法各自的优缺点，确定了本设计采用ROM查表法，给出了任意波形发生器的总体设计思路，同时提出了任意波形发生器的总体结构框图。本章还给出发生器的性能指标，以便设计有据可依。13中国民航大学硕士
43、学位论文第3章任意波形发生器的硬件设计31任意波形发生器的总体硬件原理设计与分析本任意波形发生器的硬件设计主要包括叻Fs模块，放大及滤波电路，MCU模块和电源模块设计各模块在整个任意波形发生器中的位置及互连如图3-1所示，下面先对各功能模块先傲总体介绍，之后详细分析各模块的功能和设计。图3-1任意波形发生器总体硬件结构框图Fig3一l The hardware frame diagram of AWGl、DDFS模块。DDFS模块是整个系统的核心模块，采用FPGA芯片EPFIOKIOQC2084实现DDFS的硬件算法；采用SRAM存储波形幅度量化值，DA转换器实现数字量到模拟量的转换。DDFS
44、硬件算法模块将直接影响发生器的功能和性能。目前实现DDFS硬件算法模块有两种方案”：(1)采用专用DDFS芯片的解决方案。随着微电子技术的飞速发展，目前市场上有许多性能优良的DDFS芯片，如(2230，AD9850等，它们可方便直接合成频率。(2)自行设计基于FPGA芯片的解决方案。DDFS技术的实现依赖于高速、高性能的数字器件。FGPA器件以其速度快，规模大，可编程，以及有强大EDA软件支持等特性，十分适合实现DDFS技术。虽然专用的DDFS芯片的功能较多，但控制方式却是比较单一固定的，生成的波形简单，不能满足设计指标，因此不是我们所需要的，而利用FPGA则可以根据需要，方便的实现各种复杂波
45、形，具有良好的实用性。就合成质量而言，专用DDFS芯片由14中国民航大学硕士学位论文于采用特定的集成工艺，内部数字抖动很小，可以输出高质量的模拟波形；利用FPGA则可以灵活编程，产生复杂的波形，同时也能保证输出高质量的波形，虽然达不到专用叻FS芯片的水平，但精度误差在允许范围之内嘲。本课题要实现灵活控制输出的信号波形形状、频率和相位，因此，本课题采用自行设计程序，基于FPC,A器件的方案实现叻FS硬件算法2、放大级滤波电路。DA转换后的模拟信号进入此模块，模拟信号的调整及滤波由两级放大电路完成：第一级对DA输出信号进行调整；第二级完成滤波及输出幅值和偏移量的调节。3、MCU模块主要控制USB接
46、口芯片PDIUSBDl2完成与Pc机的USB通信，接收波形数据和参数值；同时控制和协调各模块电路工作。4、电源模块。本课题采用+12V直流电压输入(附带220V交流转12V直流稳压器)，通过三端集成稳压器和极性转换芯片变换电压。32肋FS模块的设计DDFS模块是任意波形发生器的核心部分，其设计的好坏将直接影响整个波形发生器的功能和性能。本设计采用自行设计可编程逻辑器件程序的方法实现DDFS硬件算法。321可编程逻辑器件EPFIOKIOflC208-4的选择可编程逻辑器件分为两大类：现场可编程门阵列FPGA(Field Programmable GateArray)和复杂可编程逻辑器件CPLD(
47、Complex Programmable Logic Device)由于FPGA和CPLD在结构上的不同，导致他们的应用场合及应用方法有所不同：CPLD的结构大多为EEPROM或Flash ROM形式，掉电后编程信息不丢失，编程后程序即可下载固定到片内存储单元中，无需外部存储器件，电路简单，使用方便，但器件内集成的逻辑单元数量少，可用的Io口数量少，不能实现复杂的算法；而FPGA的结构大多为SRAM形式，掉电后编程信息丢失。实际应用时，必须将编程信息存储在外部存储器中或者存储在Pc机的硬盘中，系统每次上电后都将重新配置FPGA，硬件电路相对复杂，但是FPGA具有延时小，逻辑单元数量多，可用的i
48、o口数量多，片内集成了各种常用电路模块，器件品种层次多等特点。本设计中的DDFS硬件算法用VHDL语言实现，通过ALTERA公司的集成开发软件Maxplus编译和仿真后，报告文件显示需要33个输入引脚，83个输出引脚，需要中国民航大学硕士学位论文403个Lc，选用FPGA器件EPFIOKIO可以满足需求，并有一定的余量。EPFIOKIO是ALTERA公司的EPFIOK系列FPGA。此系列采用25V SRAM工艺，逻辑单元数量从3万门到25万门，触发器位数720-12624位，I0数为134470，带有嵌入式存储块EAB，支持多电压Io接口，最大支持5v电压输入，低功耗(05mA保持电流)，支持
49、JTAG在线加载和边界扫描测试嘲322肋FS的硬件算法肋FS大致分为两类：ROM查询表法，ROM中存储有不同相位对应的幅度值，相位累加器(AcC)输出的相位值寻址ROM输出对应的幅度序列，实现相幅转换计算法，对相位累加器输出的相位值，通过数学计算的方法得到对应的幅度值，实现相幅转换，计算法有CORDIC法、Taylor级数法等。ROM查表法适合形状复杂，不容易用数学函数逼近的波形，计算法适合对精度要求高，容易用数学函数逼近的波形。鉴于本设计要求产生波形复杂，精度不是特别高，所以采用ROM查表法，但是ROM存储数据容量较为固定，不能存储可能出现的所有波形，读写速度很慢，为了满足发生器可发出多种不同波形，故将ROM更换成SRAM，这样可实现波形数据随时更新，快速存储波形数据，快速读取数据的目的。本设计中结合EPFIOKIO内部集成逻辑门数量，根据DDFS
