1、第 3 章 集成逻辑门电路,3.1 概 述,常用的逻辑门电路:,一、门电路的作用和常用类型,按电路结构不同分,按功能特点不同分,输入端和输出端都用三极管的逻辑门电路。,用互补对称 MOS 管构成的逻辑门电路。,CMOS 即 Complementary Metal-Oxide-Semiconductor,TTL 即 Transistor-Transistor Logic,一、门电路的作用和常用类型,高电平和低电平为某规定范围的电位值，而非一固定值。,由门电路种类等决定,二、高电平和低电平的含义,在 TTL 门电路中，在 2.4 3.6V 范围内的电压都称为高电平，标准高电平USH常取 3V；在
2、0 0.8V范围内的电压都称为低电平，标准低电平USL常取 0.3V。,二、高电平和低电平的含义,3.2 基本逻辑门电路,3.2.1 二极管的开关特性,当输入 uI 为高电平 UIH 时，二极管正向导通，可等效为一个具有 0.7V 压降的闭合开关。,一、二极管的静态开关特性,当输入 uI 为低电平 UIL时，二极管反向截止，相当于开关断开。,一、二极管的静态开关特性,3.2.1 二极管的开关特性,输入脉冲 电压波形,二、二极管的动态开关特性,实际电流波形,当输入 uI 为低电平，使uBE Uth时，三极管截止。,iB 0，iC 0，C、E 间相当于开关断开。,三极管关断的条件和等效电路,负载线
3、,饱 和 区,放大区,截止区,三极管 截止状态 等效电路,uI=UIL,Uth为门限电压,一、三极管的静态开关特性,3.2.2 三极管的开关特性,饱 和 区,放大区,一、三极管的静态开关特性,uI 增大使 iB 增大，从而工作点上移， iC 增大，uCE 减小。,截止区,三极管 截止状态 等效电路,S 为放大和饱和的交界点，这时的 iB 称临界饱和基极电流，用 IB(sat) 表示；相应值：IC(sat) 为临界饱和集电极电流； UBE(sat) 为饱和基极电压； UCE(sat) 为饱和集电极电压。对硅管， UBE(sat) 0.7V， UCE(sat) 0.3V。三极管在临界饱和点仍然具有
4、放大作用。,uI 增大使 uBE Uth时，三极管开始导通，iB 0，三极管工作于放大导通状态。,饱 和 区,放大区,截止区,三极管 截止状态 等效电路,uI=UIH,三极管开通的条件和等效电路,当输入 uI 为高电平，使 iB IB(sat)时，三极管饱和。,uBE UCE(sat) 0.3 V 0， C、E 间相当于开关合上。,三极管 饱和状态 等效电路,一、三极管的静态开关特性,iB 愈大于 IB(sat) ，则饱和愈深。,由于UCE (sat) 0，因此饱和后 iC 基本上为恒值，即iC IC(sat) =,开关工作的条件,例下图电路中 = 50,UBE(sat) = 0.7 V,UI
5、H = 3.6 V,UIL = 0.3 V,为使三极管开关工作,试选择 RB 值,并对应输入波形画出输出波形。,解：(1)根据开关工作条件确定 RB 的取值,uI = UIL = 0.3 V 时,三极管满足截止条件,uI = UIH = 3.6 V 时,为使三极管饱和,应满足 iB IB(sat),所以求得 RB 29 k，可取标称值 27 k。,(2) 对应输入波形画出输出波形,可见，该电路在输入低电平时输出高电平，输入高电平时输出低电平，因此构成三极管非门。由于输出信号与输入信号反相，故又称三极管反相器。,三极管截止时， iC 0，uO +5 V,三极管饱和时， uO UCE(sat) 0
6、.3 V,上例中三极管反相器的工作波形是理想波形，实际波形如左图所示。,uI 从 UIL 正跳到 UIH 时，三极管将由截止转变为饱和， iC 从 0 逐渐增大到 IC(sat)，uC 从 VCC 逐渐减小为 UCE(sat)。,uI 从 UIH 负跳到 UIL时 ，三极管不能很快由饱和转变为截止，而需要经过一段时间才能退出饱和区。,二、三极管的动态开关特性,从 uI 正跳变开始到 iC 上升到 0.9IC(sat) 所需的时间 ton 称为三极管开通时间。,在工作频率不高时，可忽略开关时间，而工作频率高时，必须考虑开关速度是否合适，否则导致不能正常工作。,从uI 负跳变开始到 iC 下降到
7、0.1IC(sat) 所需的时间 toff 称为三极管关断时间。 通常 toff ton 。,二、三极管的动态开关特性,开关时间主要由于电荷存储效应引起，要提高开关速度，必须降低三极管饱和深度，加速基区存储电荷的消散。, 没有电荷存储效应 SBD 的导通电压只有 0.4 V 而非 0.7 V，因此 UBC = 0.4 V 时，SBD 便导通，使UBC 钳在 0.4 V 上，降低了饱和深度。,在普通三极管的基极和集电极之间并接一个肖特基势垒二极管(简称 SBD) 。,三、抗饱和三极管,一、MOS 管的静态开关特性,3.2.3 MOS 管的开关特性,当 uGS UGS(th) 时，NMOS管截止，
8、漏极电流 iD = 0，输出 uO =VDD，这时，NMOS管相当于开关断开。,一、MOS 管的静态开关特性,当 uGS UGS(th) 时，NMOS 管导通，漏极电流 iD =VDD / (RD+RON)， 如其导通电阻 RD RON，则输出uO 0 V，这时，NMOS管相当于开关接通。,uI 从 0 V正跃到高电平VDD 时，NMOS管经过 ton 时间延迟后由截止转为导通。,uI 从高电平 VDD 负跃到 0 V 时，NMOS 管经过 toff 时间延迟后由导通转为截止。,二、MOS 管的动态开关特性,一、二极管与门电路,3.2.4 分立元件门电路,逻辑表达式 Y = AB,一、二极管与
9、门电路,3.2.4 分立元件门电路,使能端：与门任一输入端都可作使能端。,使能端B的信号可控制A端的输入信号能否通过与门传送到Y输出端。,二、二极管或门电路,逻辑表达式 Y = A + B,3.2.4 分立元件门电路,三、非门电路,3.2.4 分立元件门电路,3.3 TTL 集成逻辑门,3.3.1 TTL 与非门,一、 TTL 与非门的工作原理,输入级由多发射极管 V1 和电阻 R1 组成，用以实现输入变量 A、B的与运算。VD1 和 VD2 为输入钳位二极管，用以抑制输入端出现的负极性干扰。正常信号输入时，VD1 和 VD3不工作，当输入的负极性干扰电压大于二极管导通电压时，二极管导通，输入
10、端负电压被钳在 -0.7 V上，这不但抑制了输入端的负极性干扰，对 V1 还有保护作用。,一、 TTL 与非门的工作原理,中间级由V2和R2、R3 组成。V2 集电极和发射极分别输出两个不同逻辑电平的信号，分别驱动 V3和 V5。,3.3.1 TTL 与非门,一、 TTL 与非门的工作原理,输出级由 V3、V4、 V5和R4、R5组成。其中 V3 和 V4 组成的复合管和 V5 分别由V2的集电极和发射极输出两个不同的逻辑电平控制。因此V3 、V4 和V5 工作在两个相反的状态。,3.3.1 TTL 与非门,输入端有低电平时，输出高电平。,输入低电平端对应的发 射结导通，uB1= 0.7V +
11、 0.3V= 1V，,因此 ，V2、V5 截止。,0.3 V 3.6 V,一、TTL 与非门的工作原理,V3 、V4 处于导通状态。 uY = 5V - 0.7V - 0.7V = 3.6V 电路输出为高电平。,V2 截止使 uC2 VCC = 5V，,VCC 经 R1 使 V1 集电结和 V2、V5 发射结导通，使uB1 = 2.1 V。因此，V1 发射结反偏而集电极正偏，称处于倒置放大状态。这时 V2、V5 饱和。,输入端都为高电平时，输出低电平。,3.6 V 3.6 V,一、TTL 与非门的工作原理,uC2 = UCE2(sat) + uBE5= 0.3 V + 0.7 V = 1 V,
12、使 V3 导通，而 V4 截止。,uY = UCE5(sat) 0.3 V电路输出为低电平。,因此，输入均为高电平时，输出为低电平。 该电路实现了与非逻辑功能，即 。,二、 TTL 与非门电气特性,1. 电压传输特性,门电路输出电压随输入电压变化的特性。,二、 TTL 与非门电气特性,1. 电压传输特性,二、 TTL 与非门电气特性,1. 电压传输特性,二、 TTL 与非门电气特性,1. 电压传输特性,二、 TTL 与非门电气特性,1. 电压传输特性,二、 TTL 与非门电气特性,2. 阈值电压、关门电压、开门电压和噪声容限,噪声容限越大，抗干扰能力越强。,指输出为额定高电平的 90% 时，允
13、许在输入低电平上叠加的正向噪声电压。 UNL = UOFF UIL,指输出额定低电平时，允许在输入高电平上叠加的负向噪声电压。 UNH = UIH UON,噪声容限 UN 又称抗干扰能力，表示门电路在输入电压上允许叠加多大的噪声电压下仍能正常工作。,2. 阈值电压、关门电压、开门电压和噪声容限,3. 输入负载特性,为了保证与非门关闭，RI 增大到使 uI 上升到 UOFF 值时所对应的 RI 值，称关门电阻（ROFF ）。只要RI ROFF ，与非门就处于关闭状态。,输入电压随输入端对地电阻变化的特性。,3. 输入负载特性,为了保证与非门开通，RI 增大到使 uI 上升到 UON 值时所对应的
14、 RI 值，称开门电阻（RON ）。只要RI RON ，与非门就处于开通状态。,输入电压随输入端对地电阻变化的特性。,逻辑0,图(b)中，RI = 5.6 k RON = 2 k，相当于输入高电平1，,逻辑1,解：图(a)中，RI = 470 ROFF 800 ，相当于输入低电平0，,因此 。,因此 。,图(c)中,输入端 B 悬空，相当于输入高电平1，,因此 。,逻辑1,4. 输出负载特性,灌电流负载：外接负载电流流入与非门的输出端的负载。与非门输出低电平 UOL 时，带灌电流负载。,4. 输出负载特性,拉电流负载：负载电流从与非门的输出端流向外接负载门的负载。与非门输出高电平 UOH 时，
15、带拉电流负载。,例 如图所示为 CT74LS 系列 TTL 与非门组成的电路。已知输出高电平 UOH3V、输出高电平最大电流 IOH(max) = -0.4mA、输出低电平最大电流 IOL(max) =8mA；外接负载门输入低电平电流 I IL -0.4mA，输入高电平电流IIH20uA。试求与非门G 能带多少同类与非门？,因此，G门的输出低电平时，最多可驱动 20 个同类与非门 。,解： (1)输出低电平，UOL = 0.3V 时，带灌电流负载门的个数 NOL 为,例 如图所示为 CT74LS 系列 TTL 与非门组成的电路。已知输出高电平 UOH3V、输出高电平最大电流 IOH(max)
16、= -0.4mA、输出低电平最大电流 IOL(max) =8mA；外接负载门输入低电平电流 I IL -0.4mA，输入高电平电流IIH20uA。试求与非门G 能带多少同类与非门？,因此，G门的输出高电平时，最多可驱动 10 个同类与非门 。,解：,(2)输出高电平，UOH = 3V 时，带拉电流负载门的个数 NOH 为,输入电压波形上升沿 0.5 UIm 处到输出电压波形下降沿 0.5 UOm处间隔的时间称导通延迟时间 tPHL。,5. 平均传输延迟时间,输入电压波形下降沿 0.5 UIm 处到输出电压波形上升沿 0.5 UOm处间隔的时间称截止延迟时间 tPLH。,平均传输延迟时间 tpd
17、,tPHL,tPLH,tpd 越小，则门电路开关速度越高，工作频率越高。,由于三极管存在开关时间，元器件及连线存在一定的寄生电容，因此输入矩形脉冲时，输出脉冲将延迟一定时间。,6. 功耗-延迟积,常用功耗 P 和平均传输延迟时间 tpd 的乘积(简称 功耗 延迟积)M 来综合评价门电路的性能，即 M = Ptpd,性能优越的门电路应具有功耗低、工作速度高的 特点，然而这两者是矛盾的。,M 又称品质因素，其值越小，说明综合性能越好。,三、 与非门的应用,1. 构成与门、或门和非门,三、 与非门的应用,2. 构成控制电路,脉冲信号,控制信号,输出信号,当 B 端为低电平时，Y 输出为高电平，A 端
18、输入的脉冲信号不能通过与非门。当 B 端为高电平时，A 端输入的脉冲信号以反相的形式通过与非门。,三、 与非门的应用,3. 构成逻辑状态测试笔,G1 门输入低电平，输出高电平,测试探针 A 悬空,G2 门输出低电平,LED1 熄灭,G3 门输入高电平，输出低电平,G4 门输出高电平,LED2 熄灭,三、 与非门的应用,3. 构成逻辑状态测试笔,G1 门输入高电平，输出低电平,测试探针 A 测得高电平,G2 门输出高电平,LED1 发光,G3 门输入高电平，输出低电平,G4 门输出高电平,LED2 熄灭,VD1 导通,VD 截止,三、 与非门的应用,3. 构成逻辑状态测试笔,G1 门输入低电平，
19、输出高电平,测试探针 A 测得低电平,G2 门输出低电平,LED1 熄灭,G3 门输入低电平，输出高电平,G4 门输出低电平,LED2 发光,VD1 截止,VD 导通,三、 与非门的应用,3. 构成逻辑状态测试笔,测试探针 A 测得周期性低速脉冲信号,LED1 、 LED2 交替发光,即 Open Collector Gate，简称 OC门,3.3.2 其他功能的 TTL 门电路,一、集电极开路与非门,1. OC 门的工作原理,使用时需外接 上拉电阻 RL,VC 可以等于 VCC也可不等于 VCC,常用的有集电极开路与非门、三态门、或非门、与或非门和异或门等。它们都是在与非门基础上发展出来的，
20、TTL 与非门的上述特性对这些门电路大多适用。,输入都为高电平时， V2 和 V5 饱和导通，输出为低电平 UOL 0.3 V 。输入有低电平时，V2和 V5 截止，输出为高电平 UOH VC 。因此具有与非功能。,一、集电极开路与非门,1. OC 门的工作原理,工作原理,3.3.2 其他功能的 TTL 门电路,相当于与门作用。因为 Y1、Y2 中有低电 平时，Y 为低电平；只有 Y1、Y2 均为高电平时，Y 才为高电平，故 Y = Y1 Y2。,2. 集电极开路与非门的主要应用,(1) 实现线与逻辑,两个或多个 OC 门的输出端直接相连，相当于将这些输出信号相与，称为线与。,2. 集电极开路
21、与非门的主要应用,(1) 实现线与逻辑,两个或多个 OC 门的输出端直接相连，相当于将这些输出信号相与，称为线与。,只有 OC 门才能实现线与。普通 TTL 门输出端不能并联，否则可能损坏器件。,注意,(2)驱动发光二极管,例 下图为用 OC 门驱动发光二极管 LED 的显示电路。已知 LED 的正向导通压降 UF = 2V，正向工作电流IF = 10 mA，为保证电路正常工作，试确定 RC 的值。,解：为保证电路正常工作，应满足,因此 RC = 270 ,分析：该电路只有在 A、B 均为高电平，使输出 uO 为低电平时，LED 才导通发光；否则 LED 中无电流流通，不发光。要使 LED 发
22、光，应满足 IRc IF = 10 mA。,(3)实现电平转换,TTL 与非门有时需要驱动其他种类门电路，而不同种类门电路的高、低电平标准不一样。应用 OC 门就可以适应负载门对电平的要求。,OC 门的 UOL 0.3V，UOH VDD，正好符合 CMOS 电路 UIH VDD，UIL 0的要求。,解：计算负载电阻 RL 的原则是：外接 RL 后，OC门输出的高电平应大于其下限值 U OH(min) ，输出的低电平应小于其上限值 UOL(max)。,将UOH(min) =2.4V 、 IOH=50uA 、IIH=40uA、n=4 、m=5代入计算后得,(1) 输出高电平时，求最大负载电阻 RL
23、(max),如图所示，当负载电阻 RL(max) 的增大时，OC 门输出的高电平 UOH 会下降，但必须大于输出的高电平下限值UOH (min)，由此可求出RL的最大值RL(max)为,解：计算负载电阻 RL 的原则是：外接 RL 后，OC门输出的高电平应大于其下限值 U OH(min) ，输出的低电平应小于其上限值 UOL(max)。,将UOL(max) =0.4V 、IOL=16mA 、IIH=-1mA、m=5代入计算后得,(2) 输出低电平时，求最小负载电阻 RL(min),如图所示，这时应根据一个OC门开通（V5饱和导通）输出的低电平UOL来计算 RL(max) ，OC 门的IOL增大
24、时，其UOL会上升，但应小于其上限值 UOL(max)，由此可求出RL的最小值 RL(min) 为, RL的选择范围为418RL4.33k,即 Three-State Logic Gate，简称 TSL 门。,1,1,截止,二、三态输出门,1. 三态输出门的工作原理,工作原理,0.3V,0,EN = 0 时，P = 0，uP = 0.3V,1V,截止,另一方面，V1 导通， uB1 = 0.3V + 0.7V = 1V, V2、V5 截止。,这时，输出端呈现高阻态，即输出 Y 处于悬浮状态。,1V,导通,截止,截止,Z,这时 VD 导通，使 uC2 = 0.3 V + 0.7 V = 1 V，
25、V3微通，使 V4 截止。,二、三态输出门,1.三态输出门的工作原理,工作原理,导通,0,二、三态输出门,1.三态输出门的工作原理,2. 三态输出门的应用,(2)用三态输出门构成双向总线,(2)用三态输出门构成双向总线,三、或非门,1. 或非门的工作原理,当输入 A 或 B 为高电平 1 时，V2 或V2和V5饱和导通，V4截止，输出Y = 0。,只有当 A 和 B 同时为低电平0时， V2和V2、V5同时截止，V4导通，输出 Y = 1。,工作原理,2. 或非门的应用,(2)构成异或门,3.3.3 其他系列的 TTL 门电路,一、肖特基系列,优点(1) 采用了抗饱和三极管；(2) 采用了有源
26、泄放电路；(3) 改善了电压传输特性。,二、低功耗肖特基系列,优点(1) 低功耗；(2) 采用肖特基二极管和抗饱和三极管，提高了电路的工作速度。,3.3.3 其他系列的 TTL 门电路,3.3.4 TTL 数字集成电路的系列,用于民品,用于军品,具有完全相同的电路结构和电气性能参数，但 CT54 系列更适合在温度条件恶劣、供电电源变化大的环境中工作。,一、CT54 系列和 CT74 系列,向高速 发展,向低功 耗发展,二、TTL逻辑门电路各子系列的性能比较,向减小 功耗 - 延迟积 发展,其中，LSTTL 系列综合性能优越、品种多、价格便宜； ALSTTL 系列性能优于 LSTTL，但品种少、
27、价格较高，因此实用中多选用 LSTTL。,在不同子系列 TTL 中，器件型号后面几位数字 相同时，通常逻辑功能、外型尺寸、外引线排列都相同。 但工作速度(平均传输延迟时间 tpd )和平均功耗不同。实 际使用时，高速门电路可以替换低速的；反之则不行。,双列直插14 引脚 四 2 输入与非门,3.3.5 其他双极型集成逻辑门电路,一、射极耦合逻辑门电路,又称ECL门电路,优点(1) 开关速度高；(2) 负载能力强；(3) 逻辑组合灵活。,3.3.5 其他双极型集成逻辑门电路,二、集成注入逻辑门电路,又称I2L 门电路,当输入 A为低电平时，V2截止，V1的集电极电流 Io 从输入端 A 流出，输
28、出 C1 和 C2 为高电平。,工作原理,当输入 A为高电平或悬空时，V1的集电极电流 Io 流入V2基极， V2饱和导通，输出 C1 和 C2 为低电平。,优点(1) 电路结构简单，集成度高；(2) 工作电压低、功耗小；(3) 品质因数好。,3.3.6 TTL 集成逻辑门电路的使用注意事项,一、输出端的连接,普通 TTL 门输出端不允许直接并联使用。,三态输出门的输出端可并联使用，但同一时刻只能有 一个门工作，其他门输出处于高阻状态。,集电极开路门输出端可并联使用，但公共输出端和 电源 VCC 之间应接负载电阻 RL。,输出端不允许直接接电源 VCC 或直接接地。 输出电流应小于产品手册上规
29、定的最大值。,二、闲置输入端的处理,与门和与非门的多余输入端接逻辑 1 或者与有用输入端并接。,接 VCC,通过 1 10 k 电阻接 VCC,与有用输入端并接,TTL 电路输入端悬空时相当于输入高电平，做实验时与门和与非门等的多余输入端可悬空，但实际使用中多余输入端一般不悬空，以防止干扰。,3.3.6 TTL 集成逻辑门电路的使用注意事项,或门和或非门的多余输入端接逻辑 0 或者与有用输入端并接,三、电源电压及电源干扰的消除,对 54 系列电源电压应满足（5 10%）V ，对 74 系列 电源电压应满足（5 5%）V 。,为防止动态尖峰电流或脉冲电流通过公共电源内阻耦 合到逻辑电路造成干扰，
30、需对电源进行滤波。,连线要尽量短，最好用绞合线；整体接地要好，地线 要粗而短。,焊接用的电烙铁不大于 25 W，焊接时间要短；焊接完 毕后，只能用少许酒精清洗。,四、电路安装接线和焊接应注意的问题,3.3.6 TTL 集成逻辑门电路的使用注意事项,3.4 CMOS 集成逻辑门电路,3.4.1 CMOS 反相器,一、电路组成,一、电路组成,3.4.1 CMOS 反相器,UIL = 0 V，UIH = VDD,一、电路组成,要求VDD UGS(th)N +U GS(th)P且 U GS(th)N =U GS(th)P ,3.4.1 CMOS 反相器,二、工作原理,uO VDD 为高电平。,二、工作
31、原理,uO 0 V ，为低电平。,可见该电路构成 CMOS 非门，又称 CMOS 反相器。,无论输入电平高低，VN、VP 中总有一管截止，使静态漏极电流 iD 0。因此 CMOS 反相器静态功耗极微小。,二、工作原理,3.4.2 其他功能的 CMOS 门电路,一、CMOS 与非门和或非门,1. CMOS 与非门,CMOS 与非门的工作原理,CMOS 与非门的工作原理,2. CMOS 或非门, 输入中有高电平时，输出为低电平； 输入全为低电平时，输出为高电平；,二、漏极开路的 CMOS 门,简称 OD 门,与 OC 门相似，常用作驱动器、电平转换器和实现线与等。,需外接上拉电阻 RD,由一对参数
32、对称一致的增强型 NMOS 管和 PMOS 管并联构成。,三、CMOS 传输门,MOS 管的漏极和源极结构对称，可互换使用，因此 CMOS 传输门的输出端和输入端也可互换。,当 C = VDD，uI = 0 VDD 时，VN、VP 中至少有一管导通，输出与输入之间呈现低电阻，相当于开关闭合。,即 uO = uI，称传输门开通。,三、CMOS 传输门,工作原理,三、CMOS 传输门,工作原理,uI 不能传输到输出端，称传输门关闭，输出高阻。,传输门是一个理想的双向开关， 可传输模拟信号，也可传输数字信号。,TG 即 Transmission Gate 的缩写,三、CMOS 传输门,四、CMOS
33、三态输出门,四、CMOS 三态输出门,工作原理,四、CMOS 三态输出门,工作原理,因此构成使能端低电平有效的三态门。,3.4.3 高速 CMOS 门电路,MOS 管存在较大的极间电容，这是 CMOS4000 系列门电路开关速度不高的原因。因此，要提高 MOS 管的开关速度就必须设法减小 MOS 管的极间电容。为此，需要减少 MOS 管的导电沟道长度，缩小 MOS 管的几何尺寸，从而提高开关速度。,3.4.4 CMOS 数字集成电路的系列,一、CMOS 数字集成电路系列,提高速度措施：减小 MOS 管的极间电容。,由于CMOS电路 UTH VDD / 2，噪声容限UNL UNH VDD / 2
34、，因此抗干扰能力很强。电源电压越高，抗干扰能力越强。,民品,军品,VDD = 2 6 V,T 表示与 TTL 兼容 VDD = 4.5 5.5 V,HCMOS 电路比 CMOS4000 系列具有更高的工作频率和更强的驱动负载的能力。其中 CMOS4000 系列一般用于工作频率 1 MHz 以下、驱动能力要求不高的场合；HCMOS 常用于工作频率 20 MHz 以下、要求较强驱动能力的场合。,HCMOS 电路保留了 CMOS4000 系列低功耗、高抗干扰能力的优点，已达到 CT54 / CT74LS 的水平。,二、CMOS4000系列和HCMOS 系列的比较,1. 注意不同系列 CMOS 电路允
35、许的电源电压范围不同，一般多用 + 5 V。电源电压越高，抗干扰能力也越强。,2. CMOS 电路的电源电压极性不可接反，否则，可能会造成电路永久性失效。,3. 在进行 CMOS 电路实验，或对 CMOS 数字系统进行调试、测量时，应先接入直流电源，后接入信号源；使用结束时，应先关信号源，后关直流电源。,一、电源电压,3.4.5 CMOS 集成逻辑门的使用注意事项,1. 闲置输入端不允许悬空。,2. 对于与门和与非门，闲置输入端应接正电源或高电平；对于或门和或非门的闲置输入端应接地或低电平。,3.4.5 CMOS 集成逻辑门的使用注意事项,闲置输入端不宜与使用输入端并联使用，因为这样会增大输入
36、电容，从而使电路的工作速度下降。但在工作速度很低的情况下，允许输入端并联使用。,二、 闲置输入端的处理,1. 输出端不允许直接与电源 VDD 或地（VSS）相连。,为提高电路的驱动能力，可将同一集成芯片上相同门电路的输入端、输出端并联使用。,3.4.5 CMOS 集成逻辑门的使用注意事项,当 CMOS 电路输出端接大容量的负载电容时，为保证流过管子的电流不超过允许值，需在输出端和电容之间串接一个限流电阻。,三、输出端的连接,焊接时，电烙铁必须接地良好，必要时，可将电烙铁的电源插头拔下，利用余热焊接。,集成电路在存放和运输时，应放在导电容器或金属容器内。,3.4.5 CMOS 集成逻辑门的使用注
37、意事项,组装、调试时，应使所有的仪表、工作台面等有良好的接地。,四、其他注意事项,3.5 TTL 电路与 CMOS 电路的接口,在数字系统中，经常会出现 TTL 电路与 CMOS 电路的接口问题，必须正确处理好它们之间的连接。如图，无论是 TTL 电路驱动 CMOS 电路，还是 CMOS 电路驱动 TTL 电路，驱动门必须为负载门提供符合要求的高电平、低电平和足够的驱动电流，也就是说，必须同时满足下列各式：,驱动门 负载门 U OH(min) U IH(min) U OL(max) U IL(max) I OH(max) NOH I IH(max) I OL(max) NOL I IL(max
38、),3.5.1 TTL 电路驱动 CMOS 电路,TTL电路输出低电平，满足驱动CMOS 电路输入的要求，而输出高电平的下限值小于CMOS电路输入高电平的下限值，它们之间不能直接驱动。因此，应设法提高TTL电路输出高电平的下限值，使其大于CMOS电路输入高电平的下限值。,在TTL电路输出接一个上拉电阻 RU,一、TTL 电路驱动 CMOS4000 系列电路,TTL电路输出和CMOS 电路输入端之间接入一个CMOS电平转换器。,二、TTL电路驱动74HCT高速CMOS电路,高速 CMOS 电路 CC74HCT 系列在 制造时已考虑到和TTL电路的兼容问题，它的输入高电平UIH（min) = 2
39、V，而TTL电路输出的高电平 UOH（min) = 2.7 V，因此，TTL电路的输出端可直接与高速 CMOS 电路 CC74HCT 系列的输入端相连，不需要另外再加其他器件。,3.5.2 CMOS 电路驱动 TTL 电路,CMOS4000 系列电路输出的高、低电平都满足要求，但由于TTL 电路输入低电平电流较大，而 CMOS4000系列电路输出低电平电流却很小，灌电流负载能力很差，不能向TTL提供较大的低电平电流。因此，应设法提高CMOS4000系列电路输出低电平电流的能力。,将同一芯片上的多个CMOS并联作驱动门。,在CMOS 电路输出端和TTL电路输入端之间接入CMOS驱动器。,一、CM
40、OS4000 系列驱动 TTL 电路,二、高速CMOS电路驱动TTL电路,高速 CMOS 电路的电源电压VDD = VCC = 5 V时，CC74HC 和 CC74HCT 系列电路的输出端和 TTL 电路的输入端可直接相连。,例 试改正下图中所示电路的错误，使其正常工作。,VDD,集成逻辑门电路应用举例,用两级电路、 2 个与非门来实现,例 试分别采用与非门和或非门实现与门和或门。,解：(1) 用与非门实现与门,设法将 Y = AB 用与非 - 与非式表示,因此，用与非门实现的与门电路为,用两级电路、3 个与非门来实现。,(2) 用与非门实现或门,因此，用与非门实现的或门电路为,Y = A +
41、 B,设法将 Y = A + B 用与非 -与非式表示。,用两级电路、 3 个或非门实现之。,(3) 用或非门实现与门,设法将 Y = AB 用或非 或非式表示,因此，用或非门实现的与门电路为,将或非门多余输入端与有用端并联使用构成非门,用两级电路、2 个或非门实现之,(4) 用或非门实现或门,设法将 Y = A + B 用或非 或非式表示,因此，用或非门实现的或门电路为,Y = A + B,例 有一个火灾报警系统，设有烟感、温感和紫外光感三种不同类型的火灾探测器。为了防止误报警，只有当其中两种或三种探测器发出探测信号时，报警系统才产生报警信号，试用与非门设计产生报警信号的电路。,解：(1)
42、分析设计要求，建立真值表,报警电路的输入信号为烟感、温感和紫外光感三种探测器的输出信号，设用 A、B、C 表示，且规定有火灾探测信号时用 1 表示，否则用 0 表示。,报警电路的输出用 Y 表示，且规定需报警时Y 为 1 ，否则 Y 为 0。,由此可列出真值表如右图所示。,(2) 根据真值表画函数卡诺图,根据 Y 的与 - 非表达式画逻辑图,1,1,1,1,(3) 用卡诺图化简法求出输出逻辑函数的最简与 - 或表达式，再变换为与非 - 与非表达式。,Y = AB,+ AC,+ BC,(4) 画逻辑图,Y,门电路是组成数字电路的基本单元之一，最基 本的逻辑门电路有与门、或门和非门。实用中 通常采
43、用集成门电路，常用的有与非门、或非 门、与或非门、异或门、输出开路门、三态门 和 CMOS 传输门等。门电路的学习重点是常 用集成门的逻辑功能、外特性和应用方法。,本章小结,在数字电路中，三极管作为开关使用。硅NPN管的截止条件为 UBE 0.5 V ，可靠截止条件为 UBE 0 V，这时 iB 0，iC 0，集电极和发射极之间相当于开关断开；饱和条件为 iB IB(sat) ，这时，硅NPN管的 UBE(sat) 0.7 V，UCE(sat) 0.3 V，集电极和发射极之间相当于开关闭合。,三极管的开关时间限制了开关速度。开关时间主要由电荷存储效应引起，要提高开关速度，必须降低三极管饱和深度
44、，加速基区存储电荷的消散，为此，需采用抗饱和三极管。,TTL 数字集成电路主要有 CT74 标准系列、 CT74L 低功耗系列、CT74H 高速系列、 CT74S 肖特基系列、CT74LS 低功耗肖特基 系列、CT74AS 先进肖特基系列和 CT74ALS 先进低功耗肖特基系列。其中，CT74L 系列 功耗最小，CT74AS 系列工作频率最高。,通常用功耗 - 延迟积来综合评价门电路性能。,CT74LS 系列功耗-延迟积很小、性能优越、 品种多、价格便宜，实用中多选用之。 ALSTTL 系列性能更优于 LSTTL， 但品种少、价格较高。,CMOS 数字集成电路主要有 CMOS4000 系列和H
45、CMOS 系列。CMOS4000 系列工作速度低，负载能力差，但功耗极低、抗干扰能力强，电源电压范围宽，因此，在工作频率不高的情况下应用很多。CC74HC 和 CC74HCT 两个系列的工作频率和负载能力都已达到 TTL 集成电路CT74LS的水平，但功耗、抗干扰能力和对电源电压变化的适应性等比 CT74LS 更优越。因此，CMOS 电路在数字集成电路中，特别是大规模集成电路应用更广泛，已成为数字集成电路的发展方向。,应用集成门电路时，应注意：,TTL电路只能用5 V(74系列允许误差5%)；CMOS 4000 系列可用 3 15 V；HCMOS系列可用 2 6 V；HCT 系列用 4.5 5
46、.5 V。一般情况下，CMOS 门多用 5 V，以便与 TTL 电路兼容。,(1)电源电压的正确使用,(2)输出端的连接,开路门的输出端可并联使用实现线与，还可用来驱动需要一定功率的负载。,三态输出门的输出端也可并联，用来实现总线结构，但三态输出门必须分时使能。使用三态门时，需注意使能端的有效电平。,普通门(具有推拉式输出结构)的输出端不允许直接并联实现线与。,(3) 闲置输入端的处理,(4)信号的正确使用,TTL 电路输入端悬空时相当于输入高电平， CMOS 电路多余输入端不允许悬空。,CMOS电路多余输入端与有用输入端的并接仅适用于工作频率很低的场合。,数字电路中的信号有高电平和低电平两种
47、取值，高电平和低电平为某规定范围的电位值，而非一固定值。门电路种类不同，高电平和低电平的允许范围也不同。,或门和或非门,与门和与非门,多余输入端接地或与有用输入端并接,多余输入端接正电源或与有用输入端并接,UILUOFF 时，门关闭，输出高电平。 UIHUON 时，门开通，输出低电平。,UIL UOL 0 V UIH UOH VDD,UNL UNH VDD / 2 ，噪声容限很大， 因此电路抗干扰能力很强。,CMOS 传输门既可传输数字信号， 也可传输模拟信号。,当输入端外接电阻 RI 时,RI ROFF 相当于输入逻辑 0 RI RON 相当于输入逻辑 1,TTL 电 路,CMOS 电路,C
48、MOS 门电路由于输入电流为零， 因此不存在开门电阻和关门电阻。,UILUOFF 时，门关闭，输出高电平。 UIHUON 时，门开通，输出低电平。,UIL UOL 0 V UIH UOH VDD,UNL UNH VDD / 2 ，噪声容限很大， 因此电路抗干扰能力很强。,CMOS 传输门既可传输数字信号， 也可传输模拟信号。,当输入端外接电阻 RI 时,RI ROFF 相当于输入逻辑 0 RI RON 相当于输入逻辑 1,TTL 电 路,CMOS 电路,CMOS 门电路由于输入电流为零， 因此不存在开门电阻和关门电阻。,UILUOFF 时，门关闭，输出高电平。 UIHUON 时，门开通，输出低电平。,UIL UOL 0 V UIH UOH VDD,UNL UNH VDD / 2 ，噪声容限很大， 因此电路抗干扰能力很强。,CMOS 传输门既可传输数字信号， 也可传输模拟信号。,当输入端外接电阻 RI 时,RI ROFF 相当于输入逻辑 0 RI RON 相当于输入逻辑 1,
