1、数字电路逻辑设计（ A 卷）一、填空题（本大题共 22 分）1、 （本小题 3 分）十进制数 126，对应 8421BCD 码 ，二进制数 ，十六进制数 。2、 （本小题 2 分）二进制负整数 1011011，补码表示为 ；反码表示为 。3、 （本小题 4 分）逻辑函数 的反演式为 ；对偶式为 BDAF)(。4、 （本小题 2 分）三输入端 TTL 与非门如图所示，图中 A 点的电位为 F 点的电位为 。5、 （本小题 3 分）八选一数据选择器电路如图，该电路实现的逻辑函数是 F= 。6、 （本小题 3 分）由集成异步计数器 74LS290 构成图示电路，该电路实现的是 进制计数器。7、 （本
2、小题 3 分）逻辑函数 ，它的与非表达式为 F= ；与或非表ACBF达式为 F= ；或非 或非表达式为 F= 。8、 （本小题 2 分）用 555 设计的多谐振荡器，要求振荡周期 T=110s，电容 C=100F。则电阻 R 的范围是 。+5V0.3V FA&2K3K八选一数据选择器A0A1A2D0D1D2 D3 D4 D5 D6 D7FAB“1”74LS290Q0 Q1 Q2 Q3R0A R0B S9A S9BCP0 CP1 CP二、 （本题 10 分）图示电路中，A 、B 是输入数据变量，C 3、C 2、C 1、C 0 是控制变量。写出输出 Y 的逻辑表达式，并说明该电路 C3、C 2、C
3、 1、C 0 为不同控制状态时是何种功能电路？三、 （本题 8 分）写出图示 ROM 阵列输出函数的逻辑表达式，列出真值表，说明逻辑功能。四、 （本题 8 分）用 3 线8 线译码器和必要的门电路实现逻辑函数。(,)FABCAC五、 （本题 10 分）已知 JK 信号如图所示，请分别画出主从 JK 触发器和负边沿 JK 触发器的输出波形。设触发器初始状态为 0。六、 （本题 15 分）图示为序列信号发生器电路，它由一个计数器和一个四选一数据选择器构成。分析计数器的工作原理，确定其模值和状态转换关系；确定在计数器输出控制下，数据选择器的输出序列。设触发器初始状态为 000。1A01A11A2F1
4、F0CPJK七、 （本题 12 分）画出用 74161 的异步清零功能构成的 80 进制计数器的连线图。八、 （本题 15 分）用 D 触发器设计一个按自然态序进行计数的同步加法计数器。要求当控制信号 M=0 时为 5 进制，M=1 时为 7 进制（要求有设计过程） 。数字电路逻辑设计A 卷标准答案及评分标准数字电路逻辑设计期末考试 A 卷注意事项：1、答案写在每个题目下面的空白处，如地方不够可写在上页背面对应位置；2、本卷共 5 页考卷纸，7 道大题；3、最后两页为草稿纸。题目：一、求解下列各题：（本题共 20 分，每小题 4 分）1、用公式法化简逻辑函数 QCYXZ)Y(XCQZYZXF
5、2、用卡诺图化简逻辑函数无关最小项为 ；)130,568,()D,CBA(4m)10,4(d3、图(a)所示为 TTL 电路，输入信号 A、B、C 的波形如(b) 所示，对应画出输出信号的波形。4、图示电路为发光二极管驱动电路，其中 OC 门的输出低电平 VOL=0.3V，输出低电平时的最大负载电流IOL=12mA，发光二极管的导通电压 VD=1.5V，发光时其电流 10mAI D15mA。试问：（1）如图所示两电路中，发光二极管各在什么情况下发光？（2）电阻 R1、R 2 的取值范围。5、由 555 构成的单稳态触发器中，已知 VCC=9V，R=27K，C=0.05F。估算输出脉冲的宽度 t
6、w。二、试用八选一数据选择器及适当门电路实现下面逻辑关系（本题 12 分）。F（A，B，C，D）=AB+ABCD+ACD+ACD+ABCD（a）（b）三、由四位加法器 74LS283、四位比较器 74LS85 构成的逻辑电路如图所示，A=A3A2A1A0，B=B 3B2B1B0， A、B 为四位二进制数，试分析该电路的逻辑功能。 （本题 12 分）四、逻辑电路和各输入信号波形如图所示，画出各触发器 Q 端的波形。各触发器的初始状态为 0。（本题 12 分）五、由移位寄存器 74LS194 和 38 译码器组成的时序电路如图所示，分析该电路。 （1）画出 74LS194 的状态转换图；（2）说出
7、 Z 的输出序列。 （本题 13 分）74LS8574LS283CPCP六、已知某同步时序电路的状态转换图如图所示。 （1）作出该电路的状态转换表；（2）若用 D 触发器实现该电路时写出该电路的激励方程；（3）写出输出方程。 （本题 15 分）七、电路由 74LS161 和 PROM 组成。 （1）分析 74LS161 的计数长度；（2）写出 W、X 、Y、Z 的函数表达式；（3）在 CP 作用下。分析 W、X、Y、Z 端顺序输出的 8421BCD 码的状态（W 为最高位，Z为最低位） ，说明电路的功能。 （本题 16 分）74LS161D C B AWXYZT P1 1 1 111 00AB
8、CCDA 000101 11111010数字电路逻辑设计期末考试 A 卷标准答案及评分标准一、1、评分标准：分步酌情给分。2、解：DBDACBF0)1,4(d评分标准：卡诺图画对得 2 分，化简后的式子得 2 分，约束方程 1 分3、按照波形酌情给分。4、 （1）a 图在 OC 门输出高电平时发亮；b 图在 OC 门输出低电平时发亮。 2 分（2） 即： 230R1350105.R5.即： 270R2320.3-.3-2求出 R1、R 2 得 2 分5、 4 分s0485.C.t 3W二、有式子改写成标准式或写出真值表或画出卡诺图得 6 分，用八选一数据选择器画出电路图得 6 分。八选一数据选
9、择器D7 D6 D5 D4 D3 D2 D1 D0S2 S1 S0 EYFA B C D“1”1 11 1 1 11 1100ABCD000101 11111010从卡诺图可直接画出电路图三、AB 时： 6 分BA1S反AB 时： 6 分B反四、 每个图 6 分五、74LS194 状态图为：Q 1Q2Q3111110101010100001011画出 194 状态图得 10 分。Z 输出的序列为：010011，010011 得 3 分六、 （1）状态转换表写出转换表得 4 分（2）求激励方程 1n2000Xn2Q1 1n2QZ0 0 0 0 0 00 0 1 0 1 00 1 0 0 1 00
10、 1 1 1 0 11 0 0 1 1 01 0 1 1 0 11 1 0 0 0 01 1 1 0 1 111 1002Q000101 11 10X求出 D2 得 4 分XQD12121n2求出 D1 得 4 分XQXQXQD12121212121 求出 Z 得 3 分Z12七、（1） 说出 161 的计数长度得 6 分。（2） 写出 W、X 、Y、Z 函数表达式得 6 分。（3） 写出输出序列得 4 分。数字电路逻辑设计补考试卷1 11 1002000101 11 10X11 1002000101 11 101X注意事项：1、答案写在每个题目下面的空白处，如地方不够可写在上页背面对应位置；
11、2、最后两页为草稿纸。题目：一、求解下列问题：（25 分）1求函数 的对偶函数。 （4 分）BADCF2将具有约束项的逻辑函数 + 化简为最简与或式。 （4 分）)8,10,2357(4mF)15,4(d3图 1 中电路为 TTL 门电路，若用高内阻电压表各图 M 点的电压，估算一下量测出 M 点的电压为多少伏，并说明理由。 （5 分）图 14由 555 定时器构成的施密特触发器如图 2（a）所示，试求：1、在图（b）中画出该电路的电压传输特性曲线；2、如果输入 Ui 为图（c ）的波形，画出对应输出 UO 的波形。 （8 分）+6VuoC123456785 5ui ui(V) 2 4 624
12、6uo(V) tt4V2uiuo(a) (b) （c）图 2 5有一个逐次逼近型 8 位 A/D 转换器，若时钟频率为 250kHz，完成一次转换需要多长时间？（4 分）二、分析由双四选一数据选择器构成的组合电路所实现的逻辑功能，并用 74LS138 译码器重新实现之。要求：（1）列出真值表；(2)说明电路功能；（3）在图(b)上直接画出。 （15 分）VM“0”A5V+MUX1A00C1D30D2123D双 四 选 一SCYY5VB(a) (b) 图 3三、按图 4 所示 JK 触发器的输入波形，试画出主从触发器及负边沿 JK 触发器的输出波形。（8 分）图 4四、图 5 是由两片同步十六进
13、制计数器 74LS161 组成的计数器，试分析两片串联起来是多少进制？（12 分）图 5五、图 6 是由集成异步计数器 74LS290 构成的电路，试分别说明它是多少进制的计数器，并列出状态转换表。 （10 分）A74LS1380234567EN&BCCP J K 负 Qn+1 主 n+1 1 QABQCDCP74LS16T RCODBALDr1 1QABQCDCP74LS16T RCODBALDrCP &QbQcQdQa9S( 1 )S9( 2 )R0( 1 )R0( 2)7 4 L S 9 0C P aC P bC P&D Q图 6六、用 J-K 触发器设计一个同步五进制加法计数器。要求写
14、出全部设计过程，并验证自启动。（15 分）七、图 7 所示为一可变进制计数器。其中 74LS138 为 3 线/8 线译码器，当 S1=1 且时，它进行译码操作，即当 A2A1A0 从 000 到 111 变化时 依次被选中而输S230 Y7出低电平。T1153 为四选一数据选择器。试问当 MN 为 10 时计数器是几进制？列出状态转换表。 （15 分）JkQQF JkQQF JkQQF JkQQF1cpAA012S1S2S374L138Y01Y23Y45Y67 D01D23A011SLNMRD R R RD D DT1531 20 3图 7数字电路逻辑设计补考试卷标准答案及评分标准数字电路逻
15、辑设计期末考试卷注意事项：1、答案写在每个题目下面的空白处，如地方不够可写在上页背面对应位置；2、最后两页为草稿纸。题目：一、求解下列问题：1求函数 的反函数和对偶函数。 （4 分）CDBAf)(12用卡诺图将具有约束项的逻辑函数化简为最简与或式。 （6 分）)19,830()14320765),( ， dmCF3图 1 中，G 1 为 TTL 三态门，G 2 为 TTL 与非门。当 C=0 和 C=1 时，试分别说明在下列情况下，万用表的读数？输出电压 uo 各为多少伏？（5 分）（1）波段开关 S 接到端。 （2）段开关 S 接到端。C=0 C=1 答案 万用表的读数/V uo/ V 万用
16、表的读数/V uo/ V1.波段开关S 接到端2.波段开关S 接到端4 （1）写出图 2(a)所示 的表达式，说明该电路能完成什么逻辑功能。 （7 分）21F和（2）用集成 4 位二进制计数器 74LS161 采用置数法（同步置数）实现十二进制计数器，直接在图 2(b)上画。 （8 分）(a) (b)图 2&V&G1G2 3.2V0.2VSCou图 1F12地址译码器ABC QABQCDCP74LS16TDBALDCrRO5某一控制系统中，要求所用 D/A 转换器的精度小于 0.25%,试问应选用多少位的 D/A 转换器？（5 分）二、设计一个四变量的多数表决电路，当输入变量 A、B 、C、D
17、 有 3 个或 3 个以上输出为1，输入为其他状态是输出为 0。要求：（1）列出真值表；（2）写出表达式；（3）用八选一数据选择器实现；（4）用两片 74LS138 译码器和适当门电路实现。 （八选一数据选择器和 74LS138 译码器如图 3 所示，在图上连线即可。 ） （15 分）图 3三、按图 4 所示 JK 触发器的输入波形，试画出主从触发器及负边沿 JK 触发器的输出波形。（7 分）图 4四、单稳态电路如图 5 所示，计算电路的单稳态时间 tw。根据计算的 tw 值确定哪一个输入触发信号是合理的。 （8 分）0 1 2 34 5 6 7ENMUXQG1Y2CP J K 主 Qn+1
18、负n+1 74LS1380234567EN&(1) 74LS1380234567EN&()VCuoRC C1234 567 8555tO 20 40 708010 120140tO 20 40 708010 12014030F.0i2uiui1u(a) (b) 图 5 五、图 6 是由两片同步十进制计数器 74LS160 组成的计数器，试分析两片分别是几进制？两片串联起来是多少进制？（10 分）1 QABQcDCP74LS160()TDBALDCr1 11QABQcDCP74LS160(2)TDBALDCr1RO ROY进 位输 出图 6六、用 D 触发器设计一个灯光控制逻辑电路。要求当输入
19、X=1 时，红、绿、黄三种颜色的灯在时钟信号作用下，按下表规定的顺序转换状态；当输入 X=0 时，上述顺序正好相反。上述两种情况均在红、绿、黄等都亮时输出 Y=1，其余状态 Y=0.。 （表中的 1 表示灯亮，0表示灯灭，电路图可略。 ） （15 分）CP 红(Q2)绿(Q1)黄(Q0)0 0 0 01 1 0 02 0 1 03 0 0 14 1 1 1七、图 7 所示为一个可变进制计数器。其中 74LS138 为 3 线/8 线译码器，当 S1=1 且时，它进行译码操作，即当 A2A1A0 从 000 到 111 变化时， 依次被选中而输032S 71Y出低电平。T1153 为四选一数据选
20、择器。 （1）试问当 MN 为 00 时，由集成 74LS290 构成计数器是几进制？此时显示数码管 BS201A 显示的最大数字是什么？（2）当 MN 为 10 时，由集成 74LS290 构成计数器是几进制？ （10 分）Y012Y345Y67S231A01A2 A01SLD012D3T1537L8CP174LS290S(2) R(1)QAQBCDMNCP(1) (2)图 7(s)(s)数字电路逻辑设计期末考试卷标准答案及评分标准一、填空：1. )(1DCBAf )(1DCBAf(求反与或互换、原反互换后得 2 分，求对偶与或互换得 2 分，不必化简。)2. （填对卡诺图得 4 分，圈对得
21、 2 分）F3C=0 C=1 答案 万用表的读数/V uo/ V 万用表的读数/V uo/ V1.波段开关 S接到端 0.3 3.6 1.4 0.32.波段开关 S接到端 1.4 0.3 1.4 0.3（第一问答出的逻辑高低即得 3 分，第二问答出逻辑高低给 2 分）4 （第一问写出表达式即给 7 分，第二问能实现十二进制的 8 分，使能端接错扣 1-2 分）5 分辨率 ,而转换精度= ,0.5% ，n8 位。12n分 辨 率2112（写出分辨率 得 5 分n二、A B C D Y0 0 0 0 00 0 0 1 00 0 1 0 00 0 1 1 00 1 0 0 00 1 0 1 00 1
22、 1 0 00 1 1 1 11 0 0 0 01 0 0 1 01 0 1 0 01 0 1 1 11 1 0 0 0QABQCDCP74LS16TBADCr&11 RO1 1 0 1 11 1 1 0 11 1 1 1 1ABCDCABDBCAY0 1 2 34 5 6 7ENMUXQG1Y2A “1”BC D74LS1380234567EN&(1) 74LS1380234567EN&()“1”BA Y（写出真值表、表达式给 7 分，数据选择器实现得 4 分，译码器实现得 4 分）三、（画对一个负边沿波形得 3 分，画对一个主从波形得 4 分，四、此电路是 555 定时器构成的单稳态触发器
23、。根据图示参数tw 1.1RC =1.1 3300.110-6=36.3s当达到 70s 时刻，触发输入变为高电平，输出才变为低电平。输出相当触发输入的反相。对第二个触发输入，为单稳态工作状态，输出脉冲宽度 36.3s，合理。（计算单稳态时间得 6 分，第二个合理的 2 分）五、 （1）片时 10 进制， （2）片是 3 进制，串联起来是 30 进制。（答对 1 片时 10 进制的 4 分，2 片是 3 进制的 4 分，都对得 10 分）六、状态转换表CPJK主 Qn+1负 Qn+1XQn+1Q2 Q1 Q00 10 0 0 1 1 1/0 1 0 0/01 0 0 0 0 0/0 0 1 0
24、/00 1 0 1 0 0/0 0 0 1/00 0 1 0 1 0/0 1 1 1/01 1 1 0 0 1/1 0 0 0/1卡诺图 1010101010101Q2X1/0 10/10/0/101/01/0/1/00/ 01/0212QXn1211X0120020 Qn1QY（状态转换、设计过程和步骤对得 10 分，化简有误扣 3-5 分）七、MN=00 时，是 5 进制，显示最大数字为 4；MN=01 时，是 6 进制。（答对 5 进制得 7 分，显示数字的 3 分；后面的问题答对加分，答错不扣分）一 分析如下所示时序系统（本题 15 分）1. 74161 芯片的作用；2. 74195 芯片的逻辑状态图（74195 的初始状态为 0000） ；3. 七段显示器循环显示的内容；&+P PCT 74161CK LA B C D “1”f=10Hz0 1 1 0J QA QB QC QDK 74LS195CK A B C D &+aA bB cC dD efgBCD显示译码器“0”
