1、芯片制造流程,基本过程,晶园制作 Wafer Creation 芯片制作 Chip Creation 后封装 Chip Packaging,第1部分 晶园制作,1.1 多晶生成,Poly Silicon Creation 1 目前半导体制程所使用的主要原料就是晶园(Wafer)，它的主要成分为硅(Si)。 富含硅的物质非常普遍，就是沙子(Sand)，它的主要成分为二氧化硅(SiO2)。 沙子经过初步的提炼，获得具有一定纯度的硅，再经过一些步骤提高硅的纯度，半导体制程所使用的硅需要非常高的纯度。 接着就是生成多晶硅(Poly Silicon)。,Poly Silicon Creation 2 采
2、用一种叫做Trichlorosilane的物质(SiHCl3)作为溶剂，氢气作为反应环境，在钽(tantalum)电热探针指引下，经过初步提炼的硅形成晶体。 这种过程需要多次，中途还会用到氢氟酸(HF)这样剧毒的化学药品，硅的纯度也随着这个过程而进一步被提高。 最后生成多晶硅的硅锭。,Poly Silicon Creation 3,1.2 单晶制作,Crystal Pulling 1 多晶硅硅锭中晶体的晶向是杂乱无章的，如果使用它来制作半导体器件，其电学特性将非常糟糕，所以必须把多晶硅制作成单晶硅，这个过程可以形象地称作拉单晶(Crystal Pulling)。 将高纯度的多晶硅碾碎，放入石英
3、坩埚，加高温到1400C，注意反应的环境是高纯度的惰性气体氩(Ar)。 精确的控制温度，单晶硅就随着晶种被拉出来了。,单晶 分类,单晶分为 直拉单晶和区熔单晶两种 直拉单晶由多晶碎料在石英锅内融化后由子晶拉制而成。 集成电路用得芯片多由这种方法拉制的单晶加工而成。 区熔单晶由多晶棒悬空，经过电圈加热至融化状态，接触子晶而形成单晶。这种单晶特点电阻高，纯度高，多用于IGBT等放大电路,Crystal Pulling 2,Crystal Pulling 3,制作完毕的单晶硅按照半径的大小来区分，目前正在使用的有： 150mm(6) 200mm(8) 300mm(12) 正在发展的有： 400mm(
4、16),1.3 晶园切片,Wafer Slicing 单晶硅具有统一的晶向，在把单晶硅切割成单个晶园(Wafer)的时候，首先要在单晶硅锭上做个记号来标识这个晶向。 通常标识该晶向的记号就是所谓Flat或者Notch (平边、凹槽)。,6 Wafer 6的晶园通常采用所谓“平边”的方法来标识晶向。 8 Wafer 8的晶园采用Notch。 12, 16, Wafer 采用Notch，为什么呢？猜想。,1.4 晶园抛光,Lapping & Polishing 切片结束之后，真正成型的晶园诞生。 此时需要对晶园的表面进行一些处理抛光。 主要的步骤有以下几步： 机械研磨(使用氧化铝颗粒) 蚀刻清洗(
5、使用硝酸、醋酸、氢氧化钠) Wafer抛光(化学机械研磨，使用硅土粉) 表面清洗(氨水、过氧化氢、去离子水),1.5 晶园外延生长,Wafer Epitaxial Processing 经过抛光，晶园表面变得非常平整，但是这个时候还不能交付使用。 半导体工业使用的晶园并不是纯粹的硅晶园，而是经过掺杂了的N型或者P型硅晶园。 这是一套非常复杂的工艺，用到很多不同种类的化学药品。 做完这一步，晶园才可以交付到半导体芯片制作工厂。,第2部分 芯片制作,2.1 氧化层生长,Oxidation Layering 氧化层生长就是在晶园表面生长出一层二氧化硅。这个反应需要在1000C左右的高纯氧气环境中进行
6、。,2.2 有关Photo,什么是Photo？ 所谓Photo就是照相，将光罩的图形传送到晶园上面去。 Photo的机器成本 在半导制程中，Photo是非常重要的一个环节，从整个半导体芯片制造工厂的机器成本来看，有近一半都来自Photo。 Photo是半导体制程最主要的瓶颈 Photo制约了半导体器件线宽。,光罩制作 Mask Creation Photo的工作和照相类似，它所使用的“底片”就是光罩，即Mask，通常也被称为Reticle。 光罩就是一块玻璃板，上面由铬(Cr)组成图形，例如线条、孔等等。 制作光罩需要用到Laser Writer或者E-beam这样的机器，非常昂贵(这一部分不
7、算入Photo的机台成本)，一般需要专门的光罩厂来制作。 光罩上的图形信息由CAD直接给出，这些CAD的信息(即半导体芯片的设计)由Design House提供。,2.3 Photo的具体步骤,光刻胶涂布 Photo Resist Coating 曝光 Stepper/Scanner Exposure 显影和烘烤 Develop & Bake,光阻涂布 Photo Resist Coating 在Photo，晶园的第一部操作就是涂光阻。 光阻是台湾的翻译方法，大陆这边通常翻译成光刻胶。 光阻涂布的机台叫做Track，由TEL公司提供。,光阻涂布的是否均匀直接影响到将来线宽的稳定性。 光阻分为两
8、种：正光阻和负光阻。 一般而言通常使用正光阻。只有少数层次采用负光阻。,曝光 Exposure 曝光动作的目的是将光罩上的图形传送到晶园上。 0.13um，0.18um就是这样做出来的。 曝光所采用的机台有两种：Stepper和Scanner。,左图是当今市场占有率最高的ASML曝光机。,Stepper和Scanner的区别 步进式和扫描式 按照所使用光源来区分曝光机 g-Line 436nm h-Line 405nm i-Line 365nm KrF 248nm ArF 193nm X-Ray (Maybe Not Use),显影和烘烤 Develop & Bake 曝光完毕之后，晶园送回T
9、rack进行显影，洗掉被曝过光的光阻。 然后再进行烘烤，使没有被洗掉的光阻变得比较坚硬而不至于在下一步蚀刻的时候被破坏掉。,2.4 酸蚀刻,Acid Etch 将没有被光阻覆盖的薄膜腐蚀掉，是酸蚀刻的主要任务。 蚀刻完毕之后，再将光阻洗去。,酸蚀刻要使用到多种酸剂，例如：腐蚀SiO2需要用氢氟酸(剧毒无比的东东)；去除光阻需要用到硫酸。,2.5 清洗甩干,Spin Rinse Dry 晶园本质上是一种类似于玻璃的东西，很脆、易碎。任何碰撞都将导致晶园碎裂，所以在半导体厂使用真空吸盘来抓取晶园。 但是即便如此，在防止了晶园碎裂导致的细小颗粒之后。仍然必须对晶园做经常性的清洗，以防止细小颗粒残留在
10、晶园的表面上。,几乎在每一步的操作后，都需要对晶园进行清洗。 清洗晶园采用的物质通常是： DI Water (去离子水) 用于清洗。 高纯度的氮气，用于吹干晶园。,2.6 等离子体浴,Ashing 等离子体浴通常在蚀刻之后去除残留在晶园表面的光阻。,对于不同层次的光阻移除，采用的等离子体是不一样的。 例如：硅、硅化物、金属导线等等。 另外，在去除光阻止后，通常还需要有一步清洗，以保证晶园表面的洁净度。,2.7 金属蚀刻,Metal Etch 金属蚀刻用于制作芯片中的金属导线。 导线的形状由Photo制作出来。 这部分工作也使用等离子体完成。,2.8 薄膜生长,金属沉积 Metal Deposi
11、tion 铜制程沉积 Copper Deposition 化学气相沉积 Chemical Vapor Deposition,Metal Deposition 一般来说，采用Physical Vapor Deposition (PVD；物理气相沉积)的方法制作金属薄膜。 这里面的金属薄膜包括：Aluminum(铝), Gold (金) and Tungsten(钨)。,金属层用于在半导体元器件中制造通路，当然，离不开Photo的配合。,Copper Deposition 通常，半导体器件中的导线采用的是铝。 铜导线比铝导线具有更多的优越性。 铜导线电阻比铝导线小40%，这样采用铜导线的器件要快1
12、5%。 铜导线不易因为ESD而导致器件破坏。它能够承受更强的电流。,采用铜导线的困难： 当铜和硅接触的时候，会在硅中发生非常快速的扩散。 这种扩散还将改变制作在硅上面半导体三极管的电学特性，导致三极管失效。 IBM最终克服了这些困难(Damascene)： 采用先做绝缘层，再做铜导线层的方法解决扩散问题。 在制作铜导线层的时候，IBM采用一种铜的多晶体，进一步限制铜在硅中的扩散。,Chemical Vapor Deposition 化学气相沉积(CVD)，和PVD相比较，主要是在沉寂薄膜的时候还伴随着化学反应的发生。 针对不同的薄膜，要采用不同的化学物质来做化学气相沉积。,2.9 离子注入,I
13、on Implant 和前述的制程不一样，离子注入不制作出新的层次，它仅仅改变晶园上某个区域的电学特性。变为P型或者N型半导体。,离子注入制造 PN结，半导体中最基本的单位。 改善三极管集电极和发射极之间的导通性。,2.10 总览制作过程,芯片是一层一层做出来的： 元器件、导线、连接孔、,第3部分 后封装,3.1 电性测试,Probe Test 电性测试 半导体芯片制作工厂交付使用的产品是晶园本身。在出货之前，需要对晶园上的每一个芯片做电性测试。 良率 通常晶园上的芯片不会每一个都是可以工作的，测量所得的“可用芯片数/总芯片数”之值就是所谓“良率”(Yield)。通常只有良率达到一定值时才可以
14、出货。 由于这种测试使用探针，所以又被称为Probe Test (探针测试),Introduction of the Semiconductor Packages and Assembly,Assembly Processes (2),3.2 晶园切割,Wafer Die Cut 在晶园电性测试之后，出货到封装厂，后封装的工作真正开始。 封装厂会将晶园切割成一个个小的芯片，由于在晶园上留给封装厂切割的空间只有80um，所以这也是一项非常精细的工作。 然后需要把电性不良的芯片排除在外。,3.3 引线,Wire Bonding 接着，封装厂会在切割下来的芯片上焊接上引线。 这种引线的直径大约在人头
15、发的1/3，约30um左右。 引线接在芯片设计时留出的接线管脚上。任何引线之间的连接(Bridge)都将是致命的。,引线制作,3.4 封装,Packaging 晶园切割、引线之后就是封装。 封装之后，我们就见到了真正产品芯片。,The End Thanks!,Logic - Generic,High Voltage,0.18um 1P6M,0.18um 1P6M,0.35um 2P3M,0.18um 2P4M,Mixed Signal,BiCMOS,0.35um 2P3M,0.25um 1P5M,SMIC TJ FAB 7 Major Technology Offerings,0.16/ 0.
16、15um 1P6M,Available Technologies,DRAM / FLASH,0.16um 4P3M,0.16um 1P6M,0.18um 2P3M,0.15um Process presentation,ZERO MARK,WAFER START & RS CHECK (P type 8 12 ohm-cm) START OX (350A/ 1100oC) WAFER MARK(Photo align),1. Pad oxide（降低Si & Nitride 之间的应力）110+-10A/ 920oC 45min dry O2 2. Nitride DEP（STI CMP 的阻
17、挡层，厚度由photo决定）1625A / 760oC,INITIAL OXIDE & NITRIDE DEP,SiON DEP 320A AA MASK AA etch SiN/Ox+Si etch (3800A, 80 degree) PR STRIP H2SO4+H2O2 (SPM: organic compound removal),AEI = 0.24+-0.025,ADI = 0.23+-0.02,STI ETCH,STI ETCH IMAGE,Liner OX STEP-1 : SPM+ HFSTEP-2: APM+ HPM(Si paticle & metal ion)1000
18、C,DRY OX(150+-15A)HDP Gap Fill HDPCVD OX 6100A(trench depth *1.1) HDPCVD OX RTA 减少缺陷1000C, 20sec ,N2,HDP DEPOSITION,As-Deposited HDP Gapfill STI,The AR reticle algorithm is defined such that AR active 0.80 um will be open during AR mask but with 0.20 um downsize on each side of the active. As AR res
19、ist opens at the HDP oxide slope, a high AR etch SiN/SiO2 selectivity (10:1) is needed to prevent any SiN gouge.,Reverse Photo(AR) Etch,Ox CMP for STI CMP Equipment 1.Mirra 3pad two hard pad and one soft pad(STI CMP)2.Lam belt ( ILD CMP)3.Ebara two PAD ,one pad for WCMP ,other pad for ox buffer (WCM
20、P),STI CMP,The STI oxide CMP process stops at SiN with some SiN loss. With AR mask and STI oxide CMP, the HDP oxide can be planarized before SiN is removed.,Post STI CMP image,Nitride removal Pad Oxide Remove SAC OX Function: 1.避免光阻和Si表面直接接触, 造成污染 2.避免在离子注入时,产生穿隧效应, 使dopant profile得到较好的控制,NITRIDE RE
21、MOVAL,P_Well Photo(Core and I/O) Implant: P WELL IMP （transistor) N CHANNEL IMP (防止穿通，也可以调整Vt） N_VT IMP （调整Vt),P WELL,N pthru,N_VT,P-WELL,N_Well Photo (Core and I/O) Implant: N WELL IMP ( transistor) P CHANNEL IMP (防止穿通，也可以调整Vt） VTP IMP （调整Vt) Resist Strip IMPLANT DAMAGE ANNEAL STD CLEAN 1000C; 10se
22、c,N-WELL,GATE OX,SAC OXIDE REMOVE 50:1 HF GATE1_OXSTEP-1 :SPM+HFSTEP-2: APM+HPM800C,58A, WET DUAL GATE OXIDE PHOTO GATE OXIDE ETCH / CRS 130:1:7 BOE, H2SO4+H2O2 GATE2 OX Step-1: SPM Step-1: APM+HPM750C,WET 23A,Final 70 A,P1 DEP SiON DEP 320A HM COATING PEOX 150APoly PHOTO ADI 0.17+/-0.017 HM DRY ETC
23、H ASHER AND WET STRIP HF 100:1/ H2SO4+H2O2 Poly ETCH AEI 0.15+/-0.015 POLY WET STRIP HF 100:1/ H2SO4+H2O2 SION REMOVE 50:1 HF + H3PO4 Poly Re_Oxidation 1015C,21A RTO,P1 DEP,LDD1,NLL Photo Implant: Pocket implant In 3.0E13 / 130K / T30R445 NLDD implant As 1.1E15/003K / T0 Resistor strip PLL Photo Poc
24、ket implant As 2.9E13 / 130K / T30R445 PLDD implant BF2 1.6E14 / 4K / T0 Resistor strip,N-Well,P-Well,N,N,P,P,LDD2 ( for 3.3V MOS ),PLH Photo LDD implant: ( 3.3V& 1.8V ) F2.50E14_005K_T0 Resist strip LDD RTA 950C,10s NLH Photo LDD1 Implant As 3.00E13_050K_T00 LDD2 Implant P 5.00E13_030K_T00 Resist s
25、trip,NITRIDE SPACER,Nitride Spacer,CleanLINING 150 TEOS 700C,150A(+-15A)SiN SPACER SiN 300A(+-30A)COMPOSITE SPACER TEOS 1000A(+-100A)SPACER ETCH 300A SN/1000A TEOSClean/ Oxide Strip H2SO4+H2O2 / HF 100:1, 1min,N+ & P+,N+ SN Photo N+ implant1 A 5.50E15_060K_T00 N+ implant2 P 1.50W14_035K_T00 Resist S
26、trip P+ SP Photo P+ Implant1 B 3.50E15_005K_T00 P+ Implant2 B 3.00E13_015K_T00 Resist Strip,SALICIDE BLOCK,STD Clean SAB Deposistion CAP OX, 350+-30A S/D RTA Annealing 1020C, 20sec ,N2 SAB Photo Salicide Block Etch dry/WET ETCH Resist Strip,Co SALICIDE,Pre-CO Saliside Dip (100:1 HF 1min.) Salicide D
27、eposition (Co 75A/TiN 200A) Salicide 1st RTA (530oC 30sec N2 ),Salicide Selective Etch(sc1+m2.) Salicide 2nd RTA(850oC 30sec N2 ),Salicide Transistor,INTERLAYER DIELECTRIC,PE-SION 400A DEP BPTEOS Deposition 1500A BPSG FLOW 620C 30min CR CLEAN PETEOS deposition 8500A Ox CMP for ILD(6500A) CR CLEAN,N-
28、Well,P-Well,N+,1.5k SABPSG,8.5k PETEOS,400 SION,CONTACT ETCH,PE-SION 600A DEP ARC CT Photo Contact etch Asher Resist Strip,W-PLUG,CONT GLUE LAYER ETCH100/IMP-TI100/CVD-TIN50 Silicide annealing (690C,60s) 3000+/-300 W CVD DEP W CMP for IMD,CT,Contact Formation,METAL1 DEPOSITION,MET1 GLUE (200 Ti/250
29、TiN) MET1 AL (3000 AlCu/50 Ti/300 TiN),METAL1 ETCH,Inorganic BARC SION DEP M1 Photo Metal etch Resist Strip,DR(L/S) = 0.23/0.23,HDP OXIDE FOR IMD1,5k HDP USG & 11.5k PETEOS dep,HDP Oxide Gapfill Capability,0.18m Metal5 at DR (0.28/0.28),VIA 1 PHOTO&ETCH,Via1 Photo Via etch Asher Resist Strip,W-PLUG,
30、VIA GLUE LAYER ETCH 180 /100Ti/50TiN (IMP/CVD) 3000+/-300 W CVD W CMP for IMD,Met 1,N-Well,P-Well,N+,100 Ti / 50 TiN,Via Formation,METAL 2: DEP & ETCH,MET2 GLUE (200 Ti/250 TiN) MET2 AL (4000 AlCu/50 Ti/300 TiN) Inorganic BARC SION DEP 320A+-32 M2 Photo Metal etch Resist Strip,DR(L/S) = 0.28/0.28,VI
31、A 2: DEP & ETCH,6k HDP USG & 11.5k PETEOS depOx CMP for IMD PE-SiON 600A Via2 Photo Via etch Resist Strip,METAL 3 DEP& ETCH,W-PLUG,VIA GLUE LAYER ETCH 130 /160Ti/70TiN (IMP/CVD) 3.3k W CVD W CMP for IMD,MET3 GLUE (200 Ti/250 TiN) MET3 AL (8000 AlCu/50 Ti/600 TiN) Inorganic BARC SION DEP 320A+-32 M3
32、Photo Metal etch Resist Strip,DR: 0.28/0.28,VIA 3: DEP&ETCH,6k HDP USG & 11.5k PETEOS depOx CMP for IMD PE-SiON 600A Via3 Photo Via etch Resist Strip,DR: 0.26/0.26,METAL 4 DEP & ETCH,W-PLUG,MET4 GLUE (200 Ti/250 TiN) MET4 AL (4000 AlCu/50 Ti/600 TiN) Inorganic BARC SION DEP 320A+-32 M4 Photo Metal e
33、tch Resist Strip,VIA GLUE LAYER ETCH 130 /160Ti/70TiN (IMP/CVD) 3.3k W CVD W CMP for IMD,DR: 0.28/0.28,VIA 4: DEP&ETCH,6k HDP USG & 11.5k PETEOS depOx CMP for IMD PE-SiON 600A Via4 Photo Via etch Resist Strip,Met 1,N-Well,P-Well,P+,P+,N+,N+,Met 2,Met 3,Met 4,DR: 0.26/0.26,METAL 5: DEP&ETCH,W-PLUG,ME
34、T5 GLUE (200 Ti/250 TiN) MET5 AL (4000 AlCu/50 Ti/600 TiN) Inorganic BARC SION DEP 320A+-32 M5 Photo Metal etch Resist Strip,VIA GLUE LAYER ETCH 130 /160Ti/70TiN (IMP/CVD) 3.3k W CVD W CMP for IMD,DR: 0.28/0.28,VIA 5: DEP&ETCH,6k HDP USG & 11.5k PETEOS CMP for IMD PE-SiON 600A Via5 Photo Via etch Re
35、sist Strip,DR: 0.36/0.35,METAL 6: DEP&ETCH,W-PLUG,MET6 GLUE (200 Ti/250 TiN) MET6 AL (6000 AlCu/375 TiN) Inorganic BARC SION DEP 320A+-32 M6 Photo Metal etch Resist Strip,VIA GLUE LAYER ETCH 130 /160Ti/70TiN (IMP/CVD) 3.3k W CVD W CMP for IMD,DR: 0.44/0.46,PASSIVATION,10k HDP oxide dep PE-SION 1.5K DEP PE-SIN 6K DEP PD Photo for bond pad HDP passivation etch Resist Strip Alloy - 410C, 30,0.15m STI, Ti Salicide, 6LM Logic Device,Stack Via(15) Chain,
