1、实验一 用原理图输入法设计四位全加器一 实验目的熟悉利用 Quartus II 的原理图输入方法设计简单组合电路，掌握层次化设计的方法，并通过一个 8 位全加器的设计把握利用 EDA 软件进行原理图输入方式的电子线路设计的详细流程。二 实验原理一个 4 位全加器可以由 4 个一位全加器构成，加法器间的进位可以串行方式实现，即将低位加法器的进位输出 cout 与相邻的高位加法器的最低进位输入信号 cin 相接。而 1 位全加器可以按照 5.4 节介绍的方法来完成。三 实验内容1：完成半加器和全加器的设计，包括原理图输入、编译、综合、适配、仿真、实验板上的硬件测试，并将此全加器电路设计成一个硬件符
2、号入库。键 1、键 2、键 3（PIO0/1/2）分别接 ain、bin、cin；发光管D2、D1（PIO9/8）分别接 sum 和 cout。半加器原理图如下所示：半加器仿真波形图如下图所示：一位全加器原理图如下所示：一位全加器仿真波形如下图所示：2，建立一个更高层次的原理图设计，利用以上获得的 1 位全加器构成 4 位全加器，并完成编译、综合、适配、仿真、和硬件测试。建议选择电路模式 1（附图 F-2）：键 2、键 1 输入 4 位加数：键 4、键 3 输入4 位被加数：数码 6 和数码 5 显示加和：D8 显示进位 cout。四位全加器原理图如下所示：四位全加器波形图如下所示：四 实验总结通过本次实验，我掌握了 Quartus II 的原理图输入方法设计简单组合电路和层次化设计的方法和详细流程。
