1、讲义内容,LP需求、必要性,便携和电池，散热和封装制冷成本，器件极限和可靠性、性能极限，环保,功耗源,电路级LP技术,工艺级LP技术,逻辑（门）级LP技术,RTL级LP技术,算法级LP技术,体系结构级LP技术,系统级LP技术,EDA技术,动态、泄漏、短路、静态,封装、低VDD、多VDD、多VT,逻辑风格,降低gltich、信号同步、门控时钟,并行、流水线、预计算,减运算，运算替换，编码,LP设计方法学、设计流程、库、EDA厂家工具介绍,异步电路，功耗管理，动态电源电压调整，门控,功耗度量,跳变能耗、峰值功耗、平均功耗、功耗延迟积,模拟实现还是数字实现？,模拟LP设计影响因素，数/模选择原则,低
2、摆幅，电荷循环利用,上一讲,引入同步和异步计数器同步和异步电路特点和比较电路控制技术的发展历程同步和异步电路的总特点同步与异步电路的比较功耗、设计过程、电磁兼容性、并行性异步电路优点和不足异步电路基础“握手”的过程和实现、控制信号的传输协议、异步流水线、事件触发的寄存器、异步FIFO异步电路实例异步微处理器AMULET1和AMULET2e异步微控制器用于数字助听器的低功耗IFIR filter bank设计算法、体系结构、输入数据特点、异步技术仅为同步实现的18-25,第11讲 影响模拟电路功耗的因素和数模两种实现的选择,本讲内容,dB一种数值表示方式模拟电路LP设计影响模拟电路功耗的因素分析
3、以积分器为例模拟电路LP设计研究现状数/模实现方式的选择,dB,dBDecibelbel一bel意味着改变功率10倍Bel是为纪念Alexander Graham Bell电路系统放大倍数为3bels，意味着输出信号的功率是输入信号功率的101010倍dB 一dB是十分之一的bel-20dB, -10dB, 0dB, 10dB, 20dB对应 0.01, 0.1, 1, 10, 100每10dB意味着改变十倍dBV一个信号与1Vrms的信号的比值dBm一个信号与一个参考信号的比值，参考信号是在600 ohms电阻上产生1 mW功率(约0.78V rms)-3dB幅值减为原值的0.707（功率减
4、为原来的0.5）,本讲内容,dB一种数值表示方式模拟电路LP设计影响模拟电路功耗的因素分析以积分器为例模拟电路LP设计研究现状数/模实现方式的选择,噪声类型,模拟信号受到2类噪声影响：环境噪声：电路受到的电源或地线、或衬底随机干扰器件电子噪声热噪声导体中电子的随机运动尽管平均电流为，但是会引起导体两端电压的波动热噪声谱与绝对温度成正比闪烁噪声与悬挂键相关的电荷载流子的随机捕获释放产生闪烁噪声在低频下更常发生，也称为噪声,电阻热噪声,电阻上的热噪声可以用串联电压源来模拟单边谱密度单位：在高达100THz频率下都是平坦的，更高会下降,电容上的噪声电压有多大？,电容上的噪声电压有多大？,影响模拟电路
5、功耗的因素,以积分器为例，推导功耗与信噪比等参数的关系,用信噪比来表示模拟电路的功耗,信噪比SNR(signal-noise-ratio),影响模拟电路功耗的因素,f 带宽SNR 信噪比VPP 信号摆幅VB 电源电压电源电压降低有利于LP，但不能太低，否则增大模拟和射频电路设计难度电源电压越低，电路拓扑结构选择越有限，外部负载越难驱动T 温度,模拟信号处理所需的最小功耗和实际功耗,实际功耗比理论最小功耗大约1000倍,理论最小值的前提：VPP=VDD ，能量仅用于负载节点上的信号维持实际能耗源除负载节点外，偏置、泄漏等也消耗能量内部节点有寄生电容，这些节点的信号维持需要功耗信号峰峰值一般小于V
6、DD噪声除电容的kT/C噪声外，还有其他噪声源工艺偏差，失配、衬底抖动（substrate bounce）等对信号的干扰,影响模拟LP设计的其他因素,偏置电路会带来附加功耗偏置电路功耗应最小化低精度的偏置电路会引入噪声，会使功耗增加增大信号摆幅有利于降低功耗尽早把信号放大到最大值并在整个信道中保持最大各种噪声源会增加功耗器件1/f噪声，电源噪声，其他电路模块噪声，信号之间的cross-talk，衬底藕合噪声等数字模块在频率较高时，会经过衬底产生比较严重的耦合噪声在版图设计时合理布局合模块位置；增加新工艺步骤（如增加深阱埋层deep-well，垂直隔离岛等方式）减少衬底藕合；在布线时加强模拟信号
7、线的隔离屏蔽,影响模拟LP设计的其他因素,提高精度往往需增大器件面积，会使寄生电容和功耗增加开关电容电路中，fclockfsignal，有时其功耗可观增加控制和睡眠模式，可以LP采用偏置电流极低的电路结构存在风险缺少准确的器件模型,模拟电路LP设计的研究现状,研究领域模拟电路LP设计影响因素研究专用于LP模拟电路设计的器件模型研究小电流时长沟MOSFET静态模型用于电路仿真的EKV紧致MOSFET模型用EKV模型进行LP模拟电路设计的研究模块级和系统级的模拟电路LP设计研究研究现状起源于欧洲，起搏器是典型成功设计研究进展缓慢，文献很少与数字电路LP设计研究相比研究难点商用工艺厂家一般不提供EK
8、V模型，仿真验证有难度性能受工艺偏差影响大（器件工作于弱反型区）,本讲内容,dB一种数值表示方式模拟电路LP设计影响模拟电路功耗的因素分析以积分器为例模拟电路LP设计研究现状数/模实现方式的选择,数字模拟转换器基本原理,对ADC的信噪比指标的要求与位数有关噪声要小于量化噪声，否则无法达到所需分辨率计算理想ADC的量化噪声,ADC是数字电路和模拟电路的接口,假设ADC输入满量程为R，输出为N位的二进制码，则量化台阶步长量化误差 的范围假设量化误差 在区间 上的概率分布为均匀分布，概率密度 为：,理想ADC的量化噪声,量化误差的均值及方差分别为：分别代表量化误差噪声的直流分量和平均功率,理想ADC
9、的量化噪声,理想ADC的信噪比,假设输入为满量程的正弦波，幅值为 ，信号功率为： 信噪比的定义为： ，其中 带入整理后：,，其中,数字电路中信噪比与位数n的关系,数字电路的信噪比： n：量化位数 位数N每增加一位，信噪比约提高6dB 实际的ADC还存在其他的误差和噪声源，比如热噪声、孔径抖动和阈值失调等，因此信噪比要比理想情况低,NN乘法器的功耗,NN乘法器的功耗,数字和模拟功耗比较,式中，S/N为实际数值,digital,模拟还是数字？,低功耗设计时低S/N时：模拟 (55dB)数字和模拟曲线交点每年左移几dB其他考虑成本(面积)，数据存储，灵活性，软件支持模拟的领域用于现实世界的接口；高速
10、应用（如RF）数字的领域信号处理；低速应用,小结,影响模拟LP设计的因素模拟IC消耗功耗根源在于需要保持SNR带宽、信噪比、信号摆幅、电源电压、温度、MOS工作区域其他影响因素偏置、电容、信号摆幅、噪声源、高精度、开关电容数字实现还是模拟实现低SNR要求时，模拟实现的功耗小；高SNR要求时，数字实现的功耗小；,参考资料,CMOS low-power analog circuit design; Enz, C.C.; Vittoz, E.A.; Designing Low Power Digital Systems, Emerging Technologies (1996) , 1996; Pa
11、ge(s): 79 -133Design of accurate analog circuits for low voltage low power CMOS systems; Falconi, C.; DAmico, A.; Faccio, M.; Circuits and Systems, 2003. ISCAS 03. Proceedings of the 2003 International Symposium on , Volume: 1 , 25-28 May 2003; Page(s): I-429 -I-432 vol.1Very-low-power analog cells
12、in CMOS; Pimentel, J.; Salazar, F.; Pacheco, M.; Gavriel, Y.; Circuits and Systems, 2000. Proceedings of the 43rd IEEE Midwest Symposium on , Volume: 1 , 8-11 Aug. 2000; Page(s): 328 -331 vol.1,讲义内容,LP需求、必要性,便携和电池，散热和封装制冷成本，器件极限和可靠性、性能极限，环保,功耗源,电路级LP技术,工艺级LP技术,逻辑（门）级LP技术,RTL级LP技术,算法级LP技术,体系结构级LP技术,系统级LP技术,EDA技术,动态、泄漏、短路、静态,封装、低VDD、多VDD、多VT,逻辑风格,降低gltich、信号同步、门控时钟,并行、流水线、预计算,减运算，运算替换，编码,LP设计方法学、设计流程、库、EDA厂家工具介绍,异步电路，功耗管理，动态电源电压调整，门控,功耗度量,跳变能耗、峰值功耗、平均功耗、功耗延迟积,模拟实现还是数字实现？,模拟LP设计影响因素，数/模选择原则,低摆幅，电荷循环利用,下 课,附 录电压放大器功耗分析,电压放大器功耗分析,电压放大器功耗分析,电压放大器功耗分析,积分器,
