1、 南 京 理 工 大 学电子线路课程设计实验报告摘 要本次实验利用 QuartusII7.0 软件并采用 DDS 技术、FPGA 芯片和 DA 转换器，设计了一个直接数字频率信号合成器，具有频率控制、相位控制、测频、显示多种波形等功能。 并利用 QuartusII7.0 软件对电路进行了详细的仿真，同时通过 SMART SOPC实验箱和示波器对电路的实验结果进行验证。报告分析了整个电路的工作原理，还分别说明了设计各子模块的方案和编辑、以及仿真的过程。并且介绍了如何将各子模块联系起来，合并为总电路。最后对实验过程中产生的问题提出自己的解决方法。并叙述了本次实验的实验感受与收获。关键词 数字频率信
2、号合成器 频率控制 相位控制 测频 示波器AbstractThis experient introduces using QuartusII7.0software, DDS technology，FPGA chip and DA converter to design a multioutput waveform signal generator in which the frequency and phase are controllable and test frequency,display waveform.It also make the use of software Quartu
3、sII7.0 a detailed circuit simulation, and verify the circuit experimental results through SMART SOPC experiment box and the oscilloscope.The report analyzes the electric circuit principle of work,and also illustrates the design of each module and editing, simulation, and the process of using the wav
4、eform to testing each Sub module. Meanwhile,it describes how the modules together, combined for a total circuit. Finally the experimental problems arising in the process of present their solutions. And describes the experience and result of this experiment.Keywords multioutput waveform signal- gener
5、ator frequency controllable phase controllable test frequency oscilloscope目 录一、实验目的与要求.4二、电路工作原理4三、子模块设计原理.83.1 分频电路.83.2 频率预置和调节电路.113.3 累加寄存电路133.4 相位控制电路153.5 波形存储电路.153.6 测频电路.183.7 译码显示电路.203.8 波形选择电路.223.9 节省 ROM 的设计233.10 总电路253.11AM 调制25四、调试29五、编程下载29六、波形结果29七、结论.32八、实验小结.32参考文献.33一实验目的与要求本实
6、验使用 DDS 的方法设计一个任意频率的正弦信号发生器，要求具有频率控制、相位控制、测频、切换波形，动态显示以及使能开关等功能。利用QuartusII7.0 完成设计、仿真等工作。并利用 SmartSOPC 实验箱实现电路，用示波器观察输出波形。基本要求如下：1、利用 QuartusII 软件和 SmartSOPC 实验箱实现 DDS 的设计。2、DDS 中的波形存储器模块用 Altera 公司的 Cyclone 系列 FPGA 芯片中的 RAM 实现，RAM 结构配置成 409610 类型。3、具体参数要求：频率控制字 K 取 4 位；基准频率 fc=1MHZ，由实验板上的系统时钟分频得到。
7、4、系统具有清零功能。5、利用实验箱上的 D/A 转换器件将 ROM 输出的数字信号转换为模拟信号，能够通过示波器观察到输出波形。6、通过开关（实验箱上的 Ki）输入 DDS 的频率和相位控制字，并能用示波器观察加以验证。提高部分要求：1、 通过按键（实验箱上的 Si）输入 DDS 的频率和相位控制字，以扩大频率控制和相位控制的范围；(注意：按键后有消颤电路)2、 能够同时输出正余弦两路正交信号；3、 在数码管上显示生成的波形频率；4、 充分考虑 ROM 结构及正弦函数的特点，进行合理的配置，提高计算精度；5、 设计能输出多种波形（三角波、锯齿波、方波等）的多功能波形发生器；6、 在 DDS
8、的基础上，完成 AM 调制；二电路工作原理（1）DDS 概念直接数字频率合成器（Direct Digital Frequency Synthesizer）是一种基于全数字技术，从相位概念出发直接合成所需波形的一种频率合成技术。（2）DDS 的组成及工作原理频率预置与调节电路作用：实现频率控制量的输入；不变量 K 被称为相位增量，也叫频率控制字。累加器 相位累加器的组成= N 位加法器+N 位寄存器；相位累加器的作用：在时钟的作用下，进行相位累加。应注意：当相位累加器累加满量时就会产生一次溢出，完成一个周期性的动作。DDS 的输出频率为：f 0=fCK/2N ；DDS 输出的最低频率：K=1 时
9、，f C/2N DDS 输出的最高频率：Nyquist 采样定理决定，即 fC/2；K 的最大值为 2N-1结论：只要 N 足够大，DDS 可以得到很细的频率间隔。 要改变 DDS 的输出频率，只要改变频率控制字 K 即可。波形存储器作用：进行波形的相位幅值转换。原理： ROM 的 N 位地址 把 0O360O 的正弦角度离散成具有 2N 个样值的序列ROM 的 D 位数据位把 2N 个样值的幅值量化为 D 位二进制数据(有符号数)D/A 转换器D/A 转换器的作用：把已经合成的正弦波的数字量转换成模拟量。低通滤波器D/A 转换器的作用：滤除生成的阶梯形正弦波中的高频成分，将其变成光滑的正弦波
10、。时钟脉冲发生电路模块提供电路各模块工作所需要的时钟脉冲;本次设计的电路需要将振荡源提供的 48MHZ 的脉冲频率分为：1MHz,1KHz,1Hz,0.5Hz。显示电路：显示电路输出波形的频率以及频率和相位控制字。测频模块：测试电路输出的各种信号的频率。ROM 模块预先存储了正弦波与余弦波以及三角波，锯齿波，方波等的二进制幅值且存储单元有 212=4096，每个单元存储的幅值大小用 10 位二进制数来表示。频率和相位均可控制的具有正弦和余弦输出的 DDS 核心单元电路示意图如下图所示：每来一个 CLOCK，加法器就将频率控制字 fwrod 与累加寄存器输出的累加相位数据相加，相加的结果又反馈送
11、至累加寄存器的数据输入端，以使加法器在下一个时钟脉冲的作用下继续与频率控制字相加。这样，相位累加器在时钟作用下，不断对频率控制字进行线性相位累加。由此，相位累加器在每一个时钟脉冲输入时，把频率控制字累加以此，相位累加器输出的数据作为波形存储器的相位取样地址，这样就可把存储在波形存储器内的波形抽样值进行找表查出，完成相位到幅值的转换。由于相位累加器为 N 位，相当于把正弦信号在相位上的精度定为 N 位，所以分辨率为 1/2N。若系统时钟频率为 fc，频率控制字 fword 为 1，则输出频率为fOUT=fC/2N，这个频率相当于“基频“。若 fword 为 K，则输出频率为：fout=K* fC
12、/2N当系统输入时钟频率 fC不变时，输出信号的频率由频率控制字 K 所决定。由上式可得：K=2 N*fout/fC，其中，K 为频率字，注意 K 要取整，会有误差。三、各子模块设计3.1 分频电路本实验中使用的 SmartSOPC 实验系统给出的振荡频率源为 48MHz ，因此我们需要使用分频电路得到作为直接数字频率合成器电路所使用的各种频率脉冲。累加器电路中的寄存时钟信号、 ROM 的 CLOCK 使用 1MHz 脉冲频率 ，动态译码显示电路使用 1KHz 脉冲频率，频率、相位控制电路、模 16 电路使用 1Hz 脉冲频率，测频电路使 0.5Hz。所以我们进行如下电路的设计：（1）2 分频
13、电路二分频电路由一个 D 触发器构成，原理图如下：二分频器仿真波形如下图：（2）48 分频电路3 分频电路由 74160 构成一个模 3 计数器，原理图如下：8 分频电路由三个 2 分频电路串联而成，24 分频电路由 3 分频器和 8 分频器串联而成，48 分频电路由 24 分频器和 2 分频器串联而成，原理图如下：48 分频电路仿真波形如下：（3）1000 分频电路10 分频电路由 74163 构成一个模 10 计数器，并实现占空比为 50%，原理图如下：10 分频电路仿真波形如下：1000 分频电路由三个 10 分频器串联而成，原理图如下：（4）脉冲发生总图封装如下：封装图各引脚说明：In
14、put：48MHZ：接时钟信号输入端（即 48MHZ）output：1/2HZ：引出 0.5HZ 信号1HZ：引出 1HZ 信号1KHZ：引出 1000HZ 信号1MHZ：引出 1MHZ 信号3.2 频率预置和调节电路频率预置与调节电路由1片模16的74161计数器组成，1Hz信号输入让其变化。该模块有清零和保持端，通过开关控制，以便计数到需要值时保持或清零。频率频率预置与调节电路实现频率控制量（步长）的输入。其中，K被称为相位增量，也叫频率控制字。DDS的输出频率表达式为fout=K*fc/2N，当K=1时，DDS输出最低频率为fc/2N，而DDS的最高输出频率由Nyquist采样定理决定，
15、即fc/2，也就是说K的最大值为2N-1。电路图如下：仿真波形如下：封装如下：封装图各引脚说明：Input：baochi：接保持开关qingling：接清零开关1hz：接 1hz 脉冲output：k30：计数器的输出3.3 累加寄存电路相位累加器结构图如下图所示：相位累加器由 12 位加法器与 12 位寄存器级联构成。每来一个时钟脉冲，加法器将频率控制字 K 与寄存器输出的累加相位数据相加，再把相加后的结果送至寄存器的数据输入端。寄存器将加法器的上一个时钟作用后所产生的相位数据反馈至加法器的输入端，以使加法器在下一个时钟作用下继续与频率控制字进行相加。这样，相位累加器在时钟作用下，进行相位累
16、加。当相位累加器累加满量时就会产生一次溢出，完成一个周期性的动作。（1）12 位加法器12 位加法器由 3 片 7483 全加器级联而成，将频率控制字 K 与寄存器输出的累加相位数据相加，原理图如下：封装如下：封装图各引脚说明：Input：a110：上一个累加结果输入 k30：频率控制字输入output：s110：加法器的输出（2）12 位寄存器寄存器电路由 3 片 74175 构成，以达到寄存、累加的目的。原理图如下：封装如下：封装图各引脚说明：Input：CLR：清零端 IN1MHZ：1MHZ 脉冲输入S110：寄存数据输入EN：使能端output：qk110：寄存器的输出3.4 相位控制
17、电路相位控制模块实际上是用一个 12 位加法器将之前累加器的输出结果的高四位与四位相位控制字相加，从而构成相位控制模块。由相位控制字控制相位的高 4 位，使相位较大幅度的变化，从而达到改变相位的目的。原理图如下：封装如下：封装图各引脚说明：Input：a110：接寄存器的输出 p110：相位控制输入output：sp110：相位控制器的输出3.5 波形存储电路进行波形的相位幅值转换原理图如下图所示：ROM 的 N 位地址把 0O360O的正弦角度离散成具有 2N个样值的序列，ROM的 D 位数据位则 2N个样值的幅值量化为 D 位二进制数据。这样 2N个样值的正弦值以 D 位二进制数值固化在
18、ROM 中。按照同样的方法，在 ROM 里存储相应波形的幅度量化序列即可得到余弦波ROM、三角波 ROM、锯齿波 ROM、方波 ROM。正弦波函数：存储数据=round(sin(n*2/4096)*512+512余弦波函数：存储数据=round(cos(n*2/4096)*512+512round(n/2)+512,0n1023三角波函数：存储数据= 1024-round(n/2)+512,1023start compilation”进行全编译，无错误。五、编程下载打开实验箱开关，点击 Quartus II 工具栏中的 按钮，在“Program/configure”列下的复选框中大勾后，点击“Start”按钮往芯片中下载程序。下载程序完成后，操作实验箱上的各开关，可实现设计的各种功能。六、波形结果正余弦波形：三角波波形：
