计算机组成原理Cache替换策略

1、Cache存储器,3.6 Cache存储器,1、Cache功能 什么是Cache？ 介于CPU和主存M2之间的小容量存储器 存取速度比主存快 一般采用高速的SRAM构成。 为什么要引入Cache？ 解决CPU和主存之间的速度不匹配问题 Cache引入的前提: 即空间局部性、时间局部性。,3.6 Cache存储器,CPU和主存之间的速度差别很大时可采用两级或多级Cache系统 早期的一级Cache在CPU内，二级在主板上 现在的CPU内带L1 Cache和L2 Cache 全由硬件调度，对用户透明,3.6 Cache存储器,3.6 Cache存储器,2.cache基本原理 CPU与Cache之间的数据传送是以字为单位 主存与Cache之间的数据。

2、5.3 高速缓冲存储器（Cache）,Cache-存储器映象 替换算法,问题的提出,CPU和I/O争抢访问主存 主存速度始终跟不上CPU的发展 100MHz的Pentium处理器平均10ns就执行一条指令，而DRAM的典型访问时间是60120ns。Cache的出现主要使CPU不直接访问主存，只与高速Cache交换信息。程序访问的局部性原理 时间局部性：最近的访问项（指令/数据）很可能在不久的将来再次被访问（往往会引起对最近使用区域的集中访问） 空间局部性：一个进程访问的各项其地址彼此很近（往往会访问在存储器空间的同一区域）,命中、不命中、命中率,Cache命中（hit） CPU欲访。

3、1,两个或两个以上容量、速度、价格各不相同的存储器用硬件、软件或软件与硬件相结合的方法连接起来成为一个存储系统。这个系统对应用程序员透明，并且，从应用程序员看它是一个存储器，这个存储器的容量接近容量最大的存储器、速度接近最快的存储器、价格接近最便宜的存储器。,存储系统定义,存储系统,Homework,1 A set associative cache consists of 64 lines, or slots, divided into four-line sets, Main memory Contains 4K blocks of 128 words each, Show the format of main memory addresses.,2 Given the following specificati。

4、高速缓冲存储器 高速缓冲存储器 高速缓冲存储器 1 地址映像 映像 其物理意义就是位置的对应关系 地址变换是将主存地址变换成Cache地址 常见的映像方式主要有三种 直接映像全相联映像组相联映像 1 直接映像如下图 高速缓冲存储器之直接映像 高速缓冲存储器之直接映像 高速缓冲存储器之直接映像 8 高速缓冲存储器之直接映像 9 优点是实现简单 只需利用主存地址 按某些字段直接判断 即可确定所需字块是。

5、高速缓冲存储器,一、概述,1. 问题的提出,避免 CPU “空等” 现象,CPU 和主存（DRAM）的速度差异,容量小 速度高,容量大 速度低,程序访问的局部性原理,2. Cache 的工作原理,(1) 主存和缓存的编址,主存和缓存按块存储 块的大小相同,B 为块长,(2) 命中与未命中,M C,主存块 调入 缓存,主存块与缓存块 建立 了对应关系,用 标记记录 与某缓存块建立了对应关系的 主存块块号,主存块与缓存块 未建立 对应关系,主存块 未调入 缓存,(3) Cache 的命中率,CPU 欲访问的信息在 Cache 中的 比率,命中率 与 Cache 的 容量 与 块长 有关,一般每块可取 4 至 8。

6、举例说明：,说明： （1）FIFO算法：替换最早装入主存的页；（2）LRU算法：依据各块使用的情况，选择最近最少使用的块替换。,时间t 1 2 3 4 5 6 7 8 9 10 11 12 页地址流 2 3 2 1 5 2 4 5 3 2 5 2,先进先出 FIFO,调进,调进,调进,命中,替换,替换,替换,替换,命中,命中,替换,替换,2,2,3,2,3,2,2*,3,1,3*,1,5,5,1*,2,5*,2,4,2,4,5*,2*,4,3,3,4,2*,3,4*,5,3*,5,2,命中,命中,命中,命中3次,近期最少使用LRU,2,调进,2,3,调进,2,3,2,命中,2,3*,1,调进,2*,1,5,替换,5,1*,2,命中,2,5*,4,替换,2*,4,5,命中,5,4*,3,替换,3,5*,2,替换,3*,2,5,命中,5,2,3*,。