1、一、选择题1 某 SRAM 芯片，存储容量为 64K16 位，该芯片的地址线和数据线数目为_。A 64，16 B 16，64 C 64，8 D 16，16 。2 交叉存贮器实质上是一种_存贮器，它能_执行_独立的读写操作。A 模块式，并行，多个 B 模块式串行，多个C 整体式，并行，一个 D 整体式，串行，多个3 用某个寄存器中操作数的寻址方式称为_寻址。A 直接 B 间接 C 寄存器直接 D 寄存器间接4 完整的计算机应包括_。A 运算器、存储器、控制器 ；B 外部设备和主机 ；C 主机和实用程序 ；D 配套的硬件设备和软件系统5 某机字长 32 位，存储容量为 1MB，若按字编址，它的寻址
2、范围是_。A 01M B 0512KB C 0256K D 0256KB6 寻址方式中，设 A 为通用寄存器，SP 为堆栈指示器，MSP 为 SP 指示器的栈顶单元，如果操作的动作是：（A）MSP ， （SP）- 1 SP ，那么出栈的动作应是_。A （MSP）A， （SP） + 1SP ；B （SP） + 1SP ， （MSP）A ；C （SP） - 1SP ， （MSP）A ；D （MSP）A ， （SP） - 1SP ；7 指令周期是指_。A CPU 从主存取出一条指令的时间 ；B CPU 执行一条指令的时间 ；C CPU 从主存取出一条指令加上 CPU 执行这条指令的时间 ；D 时钟周
3、期时间 ；8 在_的微型计算机系统中，外设可和主存贮器单元统一编址 ，因此可以不使用 I / O 指令。A 单总线 B 双总线 C 三总线 D 多总线9 在机器数_中，零的表示形式是唯一的。A 原码 B 补码 C 移码 D 反码10 在定点二进制运算器中，减法运算一般通过_来实现。A 原码运算的二进制减法器B 补码运算的二进制减法器C 原码运算的十进制加法器D 补码运算的二进制加法器11 某计算机字长 32 位，其存储容量为 4MB，若按半字编址，它的寻址范围是_。A 04MB B 02MB C 02M D 01M12 主存贮器和 CPU 之间增加 cache 的目的是_。A 解决 CPU 和
4、主存之间的速度匹配问题B 扩大主存贮器容量C 扩大 CPU 中通用寄存器的数量D 既扩大主存贮器容量，又扩大 CPU 中通用寄存器的数量13 假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校校验的字符码是_。A 11001011 B 11010110 C 11000001 D 1100100114 按其数据流的传递过程和控制节拍来看，阵列乘法器可认为是_。A 全串行运算的乘法器 B 全并行运算的乘法器 C 串并行运算的乘法器 D 并串型运算的乘法器15 双端口存储器在_情况下会发生读 / 写冲突。A 左端口与右端口的地址码不同B 左端口与右端口的地址码相同C 左端口与右端口的数据码相同D
5、 左端口与右端口的数据码不同16 程序控制类指令的功能是_。A 进行算术运算和逻辑运算 B 进行主存与 CPU 之间的数据传送 C 进行 CPU 和 I / O 设备之间的数据传送 D 改变程序执行顺序 17 由于 CPU 内部的操作速度较快，而 CPU 访问一次主存所花的时间较长，因此机器周期通常用_来规定。A 主存中读取一个指令字的最短时间 B 主存中读取一个数据字的最长时间 C 主存中写入一个数据字的平均时间 D 主存中读取一个数据字的平均时间 18 系统总线中控制线的功能是_。A 提供主存、I / O 接口设备的控制信号响应信号 B 提供数据信息 C 提供时序信号 D 提供主存、I /
6、 O 接口设备的响应信号19 某 SARM 芯片，其存储容量为 64K16 位，该芯片的地址线数目和数据线数目分别是_。A. 64, 16 B 16, 64, C 64, 8 D 16, 1620 以下四种类型指令中，执行时间最长的是_。A. RR 型指令 B. RS 型指令 C. SS 型指令 D. 程序控制指令21 在下面描述的 RISC 指令系统基本概念中不正确的表述是_。A. 选取使用频率低的一些复杂指令，指令条数多。B. 指令长度固定C. 指令格式种类多D.只有取数/存数指令访问存储器22 多总线结构的计算机系统，采用_方法，对提高系统的吞吐率最有效。A.双端口存储器 B.提高主存速
7、度 C.交叉编址多模块存储器 D.cache23、定点 8 位字长的字，采用 2 的补码形式表示时，一个字所表示的整数范围是_。A.128+127 B.-127+127 C.-129+128 D.-128+12824 运算器虽有许多部件组成，但核心部分是_。A.数据总线 B.算术逻辑单元 C.多路开关 D.通用寄存器25 某寄存器中的值有时是地址，因此只有计算机的_才能识别它。A 译码器 B 判断程序 C 指令 D 时序信号26 以下四种类型的半导体存储器中，以传输同样多的字为比较条件，则读出数据传输率最高的是_。A DRAM B SRAM C 闪速存储器 D EPROM27 指令的寻址方式有
8、顺序和跳跃两种方式，采用跳跃寻址方式，可以实现_。A 堆栈寻址 ；B 程序的条件转移 ；C 程序的无条件转移 ；D 程序的条件转移或无条件转移 ；28 采用虚拟存贮器的主要目的是_。A 提高主存贮器的存取速度 ；B 扩大主存贮器的存贮空间，并能进行自动管理和调度 ；C 提高外存贮器的存取速度 ；D 扩大外存贮器的存贮空间 ；29 算术右移指令执行的操作是_。A 符号位填 0，并顺次右移 1 位，最低位移至进位标志位 ；B 符号位不变，并顺次右移 1 位，最低位移至进位标志位 ；C 进位标志位移至符号位，顺次右移 1 位，最低位移至进位标志位 ；D 符号位填 1，并顺次右移 1 位，最低位移至进
9、位标志位 ；30 微程序控制器中，机器指令与微指令的关系是_。A 每一条机器指令由一条微指令来执行 ；B 每一条机器指令由一段用微指令编成的微程序来解释执行 ；C 一段机器指令组成的程序可由一条微指令来执行 ；D 一条微指令由若干条机器指令组成 ；31（2000）10 化成十六进制数是_。A （7CD）16 B。 （7D0）16 C。 （7E0）16 D。 （7FO）1632 下列数中最大的数是_。A （10011001）2 B。 （227）8 C。 （98）16 D。 （152）10 二、填空题1、 相联存储器不按地址而是按 A. _访问的存储器，在 cache 中用来存放 B. _，在虚拟
10、存储器中用来存放 C. _。2、 一个较完善的指令系统应包含 A. _类指令，B. _类指令，C. _类指令，程序控制类指令，I/O 类指令，字符串类指令，系统控制类指令。3、按 IEEE764 标准，一个浮点数由 A._，阶码 E ，尾数 m 三部分组成。其中阶码 E 的值等于指数的 B._加上一个固定 C._。4、存储器的技术指标有 A._，B._，C._，存储器带宽。5、指令操作码字段表征指令的 A._，而地址码字段指示 B._。微小型机多采用 C._混合方式的指令格式。6、CPU 中至少有如下六类寄存器，除了 A._寄存器，B._计数器，C._寄存器外，还应有通用寄存器，状态条件寄存器
11、，数据缓冲寄存器。7、总线有 A._特性，B._特性，电气特性，C._特性。8、 Cache 是一种 A. _存储器，是为了解决 CPU 和主存之间 B. _不匹配而采用的一项重要硬件技术。现发展为多级 cache 体系，C. _分设体系。9、RISC 指令系统的最大特点是：A. _；B. _;C. _种类少。只有取数 / 存数指令访问存储器。10、并行处理技术已成为计算计技术发展的主流。它可贯穿于信息加工的各个步骤和阶段。概括起来，主要有三种形式 A. _并行；B. _并行；C. _并行。11、主存与 cache 的地址映射有 A. _、B. _、C. _三种方式。12、按 IEEE754
12、标准，一个浮点数由 A._, 阶码 E, 尾数 M 三个域组成。其中阶码 E 的值等于指数的B._, 加上一个固定 C._。13、移码表示法主要用于表示 A._数的阶码 E,以便于比较两个 B._的大小和 C._ 操作。14、 双端口存储器和多模块交叉存储器属于 A._存储器结构.前者采用 B._技术，后者采用 C._技术。15、 堆栈是一种特殊的数据寻址方式，它采用 A._原理.按结构不同，分为 B._堆栈和 C._堆栈。16、流水 CPU 中的主要问题是 A._相关,B._相关和 C._相关，为此需要采取相应的技术对策，才能保证流水线畅通而不断流。17、设 D 为指令中的形式地址，I 为基
13、址寄存器，PC 为程序计数器。若有效地址 E = （PC）+ D，则为A._寻址方式；若 E = （I）+ D ，则为 B._；若为相对间接寻址方式，则有效地址为C._。18、存贮器堆栈中，需要一个 A._，它是 B._CPU 中的一个专用寄存器，指定的 C._就是堆栈的 D._。19、一个定点数由 A._和 B._两部分组成。根据小数点位置不同，定点数有纯小数和C._两种表示方法。三 （12 分） 设 x= +15, y= -13,用带求补器的原码阵列乘法器求乘积 xy = ? 并用十进制数乘法进行验证。四 （12 分）用定量分析方法证明模块交叉存储器带宽大于顺序存储器带宽。五 （12 分）
14、下表列出 pentium 机的 9 种寻址方式名称及有关说明，请写出对应寻址方式的有效地址 E 的计算方法。Pentium 机寻址方式序 号 寻址方式名称 说 明（1） 立 即 操作数在指令中（2） 寄存器 操作数在某寄存器中，指令给出寄存器号（3） 直 接 Disp 为偏移量（4） 基 值 B 为基值寄存器（5） 基值 + 偏移量（6） 比例变址+偏移量 I 为变址寄存器，S 为比例因子（7） 基值+变址+偏移量（8） 基值+比例变址+偏移量（9） 相 对 PC 为程序计算器六 （12 分）图 A1.1 所示的 CPU 逻辑框图中，有两条独立的总线和两个独立的存储器。已知指令存储器IM 最大容量为 16384 字（字长 18 位） ，数据存储器 DM 最大容量是 65536 字（字长 16 位） 。各寄存器均有“打入”(R in)“送出”(R out)控制命令，但图 A1.1 中未标出。图 A1.1设机器指令格式为 17 13 12 0OP X加法指令可写为“ADD X(Ri)” ,其功能是(AC 0) + (Ri) + X)AC 1,其中(R i) + X)部分通过寻址方式指向数据存储器 DM。现取 Ri 为 R1。画出 ADD 指令的指令周期流程图，写明“数据通路”和相应的微操作控制信号。
