1、收稿日期 : 2004205213作者简介 : 琚兴宝 (1976 - ) ,男 ,硕士研究生 ,研究方向为电力电子技术。文章编号 :100923664 (2004) 0520001204 变换与控制基于 DSP 的三相软件锁相环设计琚兴宝 ,徐至新 ,邹建龙 ,陈方亮(华中科技大学电气与电子工程学院 , 湖北 武汉 430074)摘要 :准确获得电网电压的相位角 ,在电力电子装置设计中有重要的意义。文中提出了一种在 dq坐标下用 DSP 实现的三相软件锁相环 ,采用滞后控制器使其具有很强的抗干扰能力 ,和传统的锁相环相比 ,软件锁相环在实际应用中有更好的效果。关键词 :相位 ;锁相环 ;滞后
2、控制 ;DSP中图分类号 : TN712 TN715 文献标识码 :ADesign of SPLL Based on DSPJ U Xing2bao , XU Zhi2xin , ZOU Jian2long , CHEN Fang2liang(Department of Electrical phase2locked loop ;time2lag controller ;DSP在设计某些电力电子装置 (如 U PS、有源滤波器 )时 ,准确而又快速地获得三相电网电压的相位角是保证整个系统具有良好的稳态和动态性能的前提条件。一般采用锁相环来获得电网电压的相位 ,因此必须设计性能优良的锁相环。1
3、锁相环概述 1 ,2获得电网电压相位角的一般途径是先产生一个与电网电压同步的信号 ,再通过同步信号获得相位角。产生同步信号的方法有很多 ,最简单方法是用电网电压作为同步信号 ,但这种方法会因电网电压波形失真而导致系统输出电压和电流的畸变 ,甚至影响系统的稳定性 ,因此不宜采用此方法。一般采用锁相环 ( Phase - Locked Loop , PLL) 来获得电网电压的相位角。锁相环一般由鉴相器、环路滤波器、压控振荡器及分频器组成 ,其结构框图如图 1 所示。其基本工作原理是鉴相器将电网电压和控制系统内部同步信号的相位差信号转变成电压 ,经过环路滤波器滤波后去控制压控振荡器 ,从而改变系统内
4、部同步信号的频率和相位 ,使之与电网电压一致。图 1 锁相环基本结构图锁相环有很多种 ,目前在电力电子装置中广泛应用的锁相环一般采用硬件电路检测电网电压过零点求得相位差信号 ,然后用硬件或软件实现锁相。然而 ,每个工频周期内电网电压只有两个过零点 ,这限制了锁相环的锁相速度 ;而且 ,电网电压本身的畸变和检测电路的各种干扰信号使得难以准确检测过零点 ,会导致锁相环输出相位信号产生振荡。12004 年 10 月 25 日第 21 卷 第 5 期通信电源技术Telecom Power TechnologiesOct. 25 ,2004Vol. 21 No. 5 为了避免检测过零点带来的问题 ,可以
5、采用乘法 鉴相器 ,由鉴相器的两个输入信号的乘积得出相位差。设鉴相器的输入信号 ui1 、 ui2分别为 :ui1 = cos( t + 1)ui2 = sin ( t + 2)(1)则 ,ui1 ui2 = sin (2 t + 1 + 2) + sin ( 1 - 2) /2(2)滤去 2 倍频分量后 ,鉴相器输出 :ud = Ksin ( 1 - 2) = Ksin error (3)式中 , K 为定标系数。当相位误差 error足够小时 ,上式可简化为 :ud = Ksin ( 1 - 2) = K error (4)因此 ,鉴相器的输出即为相位误差信号。上述鉴相器中的乘法运算既可由
6、硬件电路实现 ,也可由软件实现。随着微处理器的发展 ,越来越多的采用软件实现的方法。乘法鉴相器的缺点是 :由于电网频率很低 ,而且 2 倍频分量幅值较大 ,如果要较好的滤去 2 倍频分量 ,锁相环的锁相速度必然会受到很大的限制。对于三相电网 ,采用单相同步的方法很难准确的实现 dq 坐标系与电网三相电压合成矢量的同步 ,必须综合三相电压的相位信息。如图 2 所示 ,当电网电压幅值 ,即电压合成矢量 u s 的幅值不变时 ,us 的 q 轴分量 usq反映了 d 轴与电网电压 us 的相位关系。 usq 0 时 , d 轴滞后 u s ,应增大同步信号频率 ; usq 0 时 , d 轴超前 u
7、 s ,应减小同步信号频率 ; usq = 0 时 , d 轴与 u s 同相。因此 ,可通过控制usq ,使 usq = 0 来实现两者之间的同相。基于这一思想 ,本文设计了一种采用 DSP 实现的三相软件锁相环 (SPLL) 。图 2 矢量相位差示意图2 三相软件锁相环 4 三相 SPLL 的基本结构框图如图 3 所示。图中虚线框内的坐标变换为鉴相器 ,Cpll为环路滤波器 ,积分环节 1/ s 为压控振荡器 , ff为压控振荡器的固有频率 ,此处 ff = 100 (电网额定频率 ) ,各项功能都由 DSP 完成。图 3 三相 SPLL 结构框图电网电压经坐标变换后得到 usq ,经过环
8、路滤波器后改变压控振荡器的振荡频率。用 DSP 实现时 ,一般采用 DSP 内部定时器的循环计数来产生同步信号、实现压控振荡器和分频器的功能 ,因此可通过改变定时器的周期或最大循环计数值的方法来改变同步信号的频率和相位。设 = ff时的最大计数值为 N max = N r ,对应的定时器的周期为 Tp = Tpr (2 / N r ff) 。则当 = ff + con时 ,若保持 Tp 不变 ,则最大计数值为 N max= N r/ (1 + con/ ff ) ,由于正常情况下电网电压频率波 动 很 小 , 即 con n ff , 所 以 N max N r/(1 - con/ ff) ;
9、若保持最大计数值 N 不变 ,则 TpTpr ( 1 - con/ ff ) 。当电网频率波动范围小于 2 Hz时 ,上述近似误差为 1. 6 。设平衡三相电压为 :usa = U smcos 3usb = U smcos( 3 - 23 )usc = U smcos( 3 + 23 )(5)经过坐标变换后 ,可得 :usd = U smcos( 3 - )usq = U smsin ( 3 - )(6)由式 (6)可知 ,当 d 轴与 u s 完全同相时 usq = 0。由式 (6)和图 (3) 可得三相 SPLL 的数学模型 ,如图 4 (a)所示。当 3 - 很小时 (一般认为小于 /
10、61 ) ,有 :usq = U smsin ( 3 - ) U sm ( 3 - ) (7)令 usq 3 = 0 ,并将 U sm合并到 Cpll中 ,可得三相SPLL 的线性化数学模型 ,如图 4 (b)所示。3 锁相环控制器设计 4 非线性负载、检测电路以及信号变换误差的存2 通信电源技术 第 21 卷 图 4 三相 SPLL 数学模型在 ,将导致检测后的三相电压不平衡 ,含有高次谐波和直流分量等 ,这些因素使锁相环的输入不是平衡的三相电压。如果锁相环控制器设计不合理 ,将会影响整个系统的性能。分析表明 3 ,6 ,电压不平衡会使 usq含有 2 倍频 (100 Hz)分量 ,非线性负
11、载引起的电压谐波会使 usq主要含有 6 倍频 (300 Hz)分量 ,直流分量会使 usq含有基波 (50 Hz)分量。而实际应用中 ,一般只需要与电网电压的基波正序分量同相。因此 ,设计锁相环控制器时必须在跟踪速度和抗干扰能力两方面权衡考虑 ,在满足跟踪速度的要求下 ,尽量减小锁相环带宽 ,以减小上述不利因素对系统的影响。由于滞后控制器比 PI 控制器具有更好的滤波性能 5 ,而且锁相环的响应速度要求不是很高 ,因此采用滞后控制器。设 Cpll = K 1 + T1 s1 + T2 s( T1 T2) ,由图 4 可得锁相环的传递函数 :开环传函 : Gopll ( s) = 1s K 1
12、 + T1 s1 + T2 s(8)闭环传函 :Gcpll ( s) = (2 n - 1/ T2) s + 2ns2 + 2 ns + 2n (9)式中 : = KT1 + 12 KT2, n = KT2。为了折衷跟踪速度和抗干扰能力两方面的要求 ,取 = 0. 707、 n = 31. 415 ;为了减小 100 Hz 和300 Hz 谐波的影响 ,选取 T1 和 T2 使锁相环开环幅频曲线在 100 Hz 处的增益为 - 50 dB ,并且衰减速度为 - 40 dB/ Decade。根据上述原则 ,可取 :K = 22. 85 , T1 = 0. 001242 s , T2 = 0. 0
13、2315 s。频率响应曲线如图 5 (a) 所示 ,其中曲线 1 为开环频率响应 ,曲线 2 为闭环频率响应。由图 5 (a)可看出 ,闭环系统带宽 f - 3dB = 5 Hz ,在 100 Hz 处的增益为 - 50 dB ,相角为 - 139 ,300Hz 处的增益为 - 67 dB ,相角为 - 113。图 5 (b) 是采用 PI 控制的锁相环的频率响应曲线 ,取其闭环系统带宽 f - 3dB = 5 Hz , = 0. 707 ,由图可看出 ,在 100Hz 处的增益为 - 29 dB ,相角为 - 89 ,300 Hz 处的增益为 - 39 dB ,相角为 - 90。所以 ,采用
14、滞后控制比 PI 控制具有更好的抗干扰性能。图 5 SPLL 的频率响应曲线4 相位补偿实际应用中 ,电压检测装置 (如电压霍尔或电压互感器 ) 、滤波电路、 A/ D 采样会使输入电压产生相位延迟。因为以上设计的锁相环具有很好的滤波性能 ,因此可适当增大滤波电路的带宽以减小相位延迟。提高采样频率可以减小 A/ D 采样引起的延迟。为了进一步减小稳态相位误差 ,应当进行相位补偿。设稳态时同步旋转坐标系的 d 轴比实际电网电压滞后 ,将滤波采样后的电压 us ( = usd + jusq)逆时针旋转 角度后得到 u s ( = u sd + ju sq) ,再用u sq作为锁相环的输入信号进行调
15、节 ,就可实现 d轴与 u s 的完全同相。3 第 5 期 变换与控制 琚兴宝 等 : 基于 DSP 的三相软件锁相环设计 ( usd , usq) 与 ( u sd , u sq) 有如下关系 :u sd + j u sq = ( usd + j usq) ej (10)展开上式 ,令等式两边虚部和实部分别相等 ,可得 :u sd = usdcos - usqsinu sq = usdsin + usqcos (11)5 软件锁相环实验结果与分析锁相环实验结果如图 6 所示 , 图中曲线 1 为控制系统的同步信号 (DSP 发出并经 D/ A 转换 ) , 曲线 2 为电网 A 相电压 ua
16、 的波形。其中 , (a) 为突加电网电压时的波形 , (b) 为稳态时的波形 , (c) 为电网电压 ua 的频谱 , (d) 为同步信号的频谱。由图可见 , 突加电网电压时同步信号能够较快地与电网同步 , 稳态时两者基本同相 , 而且同步信号较好地抑制了电网电压的谐波 , 总谐波畸变率 THD =0. 482 %。图 6 软件锁相环实验结果实验结果表明 :采用滞后控制器的三相软件环很好地实现了同步旋转坐标系 d 轴与电网电压的同步。由于 DSP 在电力电子技术的广泛应用 ,软件锁相环的应用也将得到推广。参考文献 :1 王福昌 ,鲁昆生 . 锁相技术 M .武汉 :华中理工大学出版社 ,19
17、97.2 钱希森 . 小型 U PS 原理及应用 M .北京 :科学出版社 ,2000.3 周 林 ,张代润 ,雷绍兰 . 基于数字信号处理器的三相不间断电源数字锁相技术初探 J .微电子与基础产品 ,2001 , 7 (8) :47248.4 Changjiang Zhan , Fitzer C , Ramachandaramurthy , etal . Software Phase2Locked Loop Applied to DynamicVoltage Restorer (DVR) J . IEEE Power EngineeringSociety Winter 2001 , 3 :103321038.5 胡寿松 . 自动控制原理 M .北京 :国防工业出版社 ,1983.6 Kaura V , Blasko V. Operation of a Phase Locked LoopSystem under Distorted Utility Conditions J . IEEETransactions on Industry Applications , 1997 , 33(1) :58263.4 通信电源技术 第 21 卷
