1、Sigrity Confidential. Please do not distribute without Sigrity approval.Sigrity 芯片封装及线路板信号完整性及电源完整性技术讲座芯片封装及线路板信号完整性及电源完整性技术讲座Sigrity Inc. 2008年12月2日Sigrity Confidential. Please do not distribute without Sigrity approval.高速系统设计中PI和 SI的挑战与解决方案高速系统设计中和 的挑战与解决方案3Sigrity Confidential Technology Trends D
2、C Power Delivery AC Power Delivery Transient Power and Signal Analysis Automatic Decoupling Capacitor Selection and Optimization Summary Contents4Sigrity ConfidentialIC工艺的发展给 PI/SI带来的挑战40501009080706030(nm)70801301201101009060(w).65.751.251.151.05.95.85.55(v)3060210180150120900(A)2007 20102004ICfeat
3、uresizePowerCurrentVoltage5Sigrity Confidential高速总线的发展给 PI/SI带来的挑战 随着 DDR系统内部时钟频率和I/O速率的飞速提升， Core电压和I/O 电压的逐步降低， SI方面的Signal Quality 和Timing Constraint指标变得更加严格 电源和地网络上的噪声逐渐成为设计中非常关键的指标之一 同步切换噪声（ SSN）问题出现在越来越多的主流产品中 类似的挑战还出现于 SerDes, GbE, PCI Express Gen2, USB 2.0等其他高速总线中DDR2DDR3DDR4IOVoltage2.5v1.8
4、vCoreVoltageDDR4 Pending Conclusion by JEDECSpeed400 - 800 MBS?800 - 1600 MBS?1.8v1.5v?DDR Interface Trends6Sigrity Confidential7Sigrity Confidential直流供电的挑战日益严重如何提供稳定的直流电压？DC供电的发展趋势供电的发展趋势*Source: International Technology Roadmap for Semiconductors8Sigrity Confidential直流供电的挑战日益严重如何提供稳定的直流电压？挑战 确保较低的
5、点对点的电阻 对于特定的电流负载，较低的电阻意味着较低的直流压降 满足电流的指标 平面电流密度，保证可靠的热稳定性 过孔电流，避免连接失败 可提供 VRM的输出电压调节 Sense line的布线优化Neck-down regionsSwiss cheese planesSignals routed in planes9Sigrity Confidential直流供电解决方案IR drop设计自动化一站式解决方案（ PowerDC） 布局布线前（预估） 叠层，平面分割，过孔分布，走线长度和宽度的综合考虑 布局布线中（仿真） 流程化的仿真设置 交互式的后处理及可视化界面 可导出电路模型进行系统级
6、仿真 布局布线后（DRC检查与优化） 电压压降分布、平面电流密度、平面功率密度以及过孔电流的constraints 仿真与 DRC检查 超标后的问题定位以及结果的反标处理 VRM感应线的布线优化无 DC压降的 PDS 电压有 DC压降的 PDS 电压10Sigrity ConfidentialDRC 检查Constraints仿真与DRC 检查电阻 & 电压分布电流密度过孔电流功率密度功率密度11Sigrity Confidential平面电流密度的分析通常主板上的某些局部区域会出现相对于其他区域特别大的电流，这种功能有助于找出最大的电流密度区域，以便对布线作相应调整。找出平面上最大的电流密度
7、 “热点 ”区域12Sigrity ConfidentialVRM感应线优化VRMSink 1Sink 0Sink 3Sink 4Sink 5Sink 2Red5.25 VBlue4.75VVRMSink 1Sink 0Sink 3Sink 4Sink 5Sink 2VDD Sense LineRed5.25VBlue4.75V感应线优化前（灰色部分欠压）感应线优化后（所有压降满足要求）正常电压 +/-1mV正常电压 +/-1mVDC电压容限有 18%的改善13Sigrity Confidential14Sigrity Confidential电源地的设计挑战无处不在dtdiLNVloop=负
8、载上的压降来自于 AC和 DC破碎的电源地平面使回路电感 增大SSN芯片工作于电源地的谐振频率IRdtLdiV += /15Sigrity Confidential输入阻抗与目标阻抗Input Impedance Vs. Target ImpedanceZtargetIVZ=tolerancevoltagetarget16Sigrity Confidential目标阻抗的挑战 目标阻抗每目标阻抗每 3年降低年降低 1.6倍倍*Source: International Technology Roadmap for Semiconductors17Sigrity ConfidentialPDS的
9、谐振 PDS的谐振是电源地平面设计中需要重点考虑的因素；的谐振是电源地平面设计中需要重点考虑的因素； PDS的谐振将使信号的的谐振将使信号的 SI性能变差；性能变差； PDS的谐振将使电源地平面的的谐振将使电源地平面的 PI噪声变大噪声变大18Sigrity ConfidentialPDS的谐振对SI的挑战 对于上述对于上述 PCB Demo板，需要发送的信号为板，需要发送的信号为 250MHz； 当把当把 Decap全部去掉时，信号频率恰好与全部去掉时，信号频率恰好与 PDS的第一个谐振频率的第一个谐振频率 240MHz比较接近，此时信号波形（红色线）发生了明显的比较接近，此时信号波形（红色
10、线）发生了明显的 “自激自激 ”现象；现象； 当把当把 Decap全部打开时，由于全部打开时，由于 PDS在在 240MHz的谐振被消除，此时信号波的谐振被消除，此时信号波形（蓝色线）得到了明显的改善形（蓝色线）得到了明显的改善19Sigrity ConfidentialPDS的谐振对PI 的挑战 当把当把 Decap全部去掉时，由于全部去掉时，由于 PDS谐振的影响，此时谐振的影响，此时 VCC电源波形（红色电源波形（红色线）发生了明显的线）发生了明显的 “自激自激 ”现象；现象； 当把当把 Decap全部打开时，由于全部打开时，由于 PDS在在 240MHz的谐振被消除，此时的谐振被消除，
11、此时 VCC电电源波形（蓝色线）得到了明显的改善源波形（蓝色线）得到了明显的改善20Sigrity ConfidentialPDS的谐振对EMI 的挑战 当把当把 Decap全部去掉时，由于全部去掉时，由于 PDS谐振的影响，此时全板谐振的影响，此时全板 EMI的辐射在的辐射在200MHz500MHz全部超标；全部超标； 当把当把 Decap全部打开时，由于全部打开时，由于 PDS在在 240MHz的谐振被消除，全板的谐振被消除，全板 EMI的的辐射在辐射在 500MHz以下均满足了以下均满足了 FCC CLASS B的标准的标准Decap_disabledDecap_enabled21Sig
12、rity ConfidentialPI与 SI的相互作用一个 10Gbps差分对插入损耗的研究实例粗线 3D EM分析 （信号线，理想电源地）mag(S)细线 SI PI分析（ 信号线，非理想电源地）警告警告 :随着目前数据传输速率的不断随着目前数据传输速率的不断提高，如果在分析高速总线的提高，如果在分析高速总线的SI问题时不考虑电源地的问题时不考虑电源地的 PI效效应，可能会带来错误的结论！应，可能会带来错误的结论！22Sigrity Confidential降低输入阻抗和消除 PDS谐振的解决方案PowerSI -专业的频域分析工具 最新版的 ver8.0版本支持全流程化的操作，可准确高效
13、的分析 PCB的输入阻抗和 PDS的谐振 PowerSI 共有 3个内置的流程： a. 模型提取（ Model extraction） ,可用于提取IC 封装或 PCB整板信号和电源的频域阻抗参数和 S参数，观测 PDS的谐振特性 b. 谐振点检测（ Hot spot detection） ,可分析 PDS随频域变化的空间噪声分布和谐振点分布 c. EMC/EMI 辐射仿真（ EMC/EMI simulation） ,可分析整板的远场和近场辐射23Sigrity Confidential24Sigrity Confidential信号返回路径不连续（RPD ）的挑战 当高速信号线跨过电源或地平
14、面上的当高速信号线跨过电源或地平面上的 hole或或 slot时，信号的参考回时，信号的参考回路被打断，高速信号被迫绕过该区域，从而使环路电感路被打断，高速信号被迫绕过该区域，从而使环路电感 Lloop增大；增大； 根据根据 AC电压的波动或噪声也随之增大，在信号的上升电压的波动或噪声也随之增大，在信号的上升和下降边沿也可能产生较大的毛刺，从而最终对信号的逻辑和时序产和下降边沿也可能产生较大的毛刺，从而最终对信号的逻辑和时序产生影响生影响25Sigrity Confidential信号切换与参考面的变化单 路信号切换无 参考面变化LGP单 路信号切换有 参考面变化LGP多 路信号切换有 参考面
15、变化PGL26Sigrity Confidential同步切换噪声（ SSN）的挑战 随着供电电压的不断降低的趋势，随着供电电压的不断降低的趋势， AC总的噪声容限也在不断降低。总的噪声容限也在不断降低。 根据根据 SSN计算的经验公式计算的经验公式 ， SSN的大小与的大小与 IO通道的数通道的数量量 N，环路电感，环路电感 Lloop，以及信号的上升，以及信号的上升 /下降时间下降时间 di/dt均成正比关系。均成正比关系。 以上述以上述 PCB Demo板为例，共有板为例，共有 16路路 IO信号和信号和 VCC/GND作为研究对作为研究对象。常见的象。常见的 DDR2， DDR3高速通
16、道，并行的高速通道，并行的 IO数据信号将更多！数据信号将更多！ N和和 di/dt一般很难由设计人员决定，因此一般很难由设计人员决定，因此 必须减小设计的必须减小设计的 Lloop!dtdiLNVloop=27Sigrity ConfidentialSSN/SSO对 PI的挑战上图中红色线为上图中红色线为 16路路 IO同时切换时的同时切换时的 VCC电源波动，蓝色线为电源波动，蓝色线为 1路路IO切换时的切换时的 VCC电源波动；电源波动；由图可见，由图可见， SSN_16_IO比比 SSN_1_IO的电源噪声要大很多！的电源噪声要大很多！上述仿真用到的信号频率为上述仿真用到的信号频率为
17、F=133MHz，上升，上升 /下降时间均为下降时间均为 0.1n28Sigrity ConfidentialSSN/SSO对 SI的挑战理想情况：无信号返回不连续8 Drivers4 Drivers1 Driverskewringing时序和 信号质量是 SI分析的2个主要任务，上图中的 skew和 ringing就是SSN 带来的两种典型问题29Sigrity Confidential考虑信号返回路径和减小 SSN的解决方案SPEED2000 -专业的时域分析工具 最新版的ver8.0 版本支持全流程化的操作，可准确高效的分析信号返回路径的影响和 SSN的影响 SPEED2000 共有 4个内置的流程： a. 同步切换输出（SSO ）， 可自动为电路加载 IBIS模型，仿真信号的传输并考虑返回路径的影响，仿真SSN b. 电源地噪声仿真（ Power Ground Noise Simulation）， 可仿真电源地的噪声 c. 晶体管模型仿真（ Transistor Simulation），可分析各种晶体管级的 buffer模型 d. EMC/EMI辐射仿真（ EMC/EMI Radiation Simulation） ,可分析整板的远场和近场辐射30Sigrity Confidential
