1、MOS晶体管结构和基本原理MOS中二级效应MOS晶体管的模型参数MOS晶体管的电阻和电容,第3章 集成电路中的元器件,2,MOSFET(MOS):metal-oxide-semiconductor field-effect transistor.（金属氧化物半导体场效应管）主要性能(从数字设计观点):执行开关功能;非常小的寄生效应;非常高的集成;相对简单的制造工艺,3.1 器件的工作原理,增强型MOS管的4种常用符号如图所示， 其中NMOS管的衬底B应接地， PMOS管的衬底B接VDD。,MOS晶体管类型和符号,EE141,4,MOS管阈值电压,NMOS晶体管VGS为正，显示耗尽区和感应的沟道
2、,Conditions 阈值电压VT,MOS管阈值电压(The Threshold Voltage),衬底费米势,功函数差,表面电荷,衬偏效应系数,耗尽层电荷,6,体偏置对阈值电压的影响,衬偏效应系数,当源与体之间加上一个衬底偏置电压时（对于N管，VSB为正）,阈值电压与材料常数如氧化层厚度、费米电势、注入离子剂量等有关,7,晶体管线性区,电阻工作区：设VGSVT,并在漏区和源区间加入一个小电压VDS,在沿沟道X处的电压设为V(x),则在那一点处的栅至沟道电压为：VGS-V(x)设沿整个沟道该电压VT,8,电阻工作区,在点x处所感应出的每单位面积的沟道电荷,Cox：栅氧的单位面积电容tox：氧
3、化层厚度,Vn(x):载流子的漂移速度：沟道宽度,n:迁移率的参数,在沟道全长上积分得到电压电流关系,增益因子,当VDS的值较小时，VDS和ID成线性关系，称电阻区或线性区,电流为载流子的漂移速度和所存在电荷的乘积,工艺跨导,9,饱和区,夹断,ID与VGS间存在平方关系，相当于一个理想电流源，与VDS无关,MOSFET的电流与电压的关系（长沟道）,线性区：,工艺跨导参数,饱和区,沟长调制,11,沟道长度调制,:沟长调制系数,与沟长成反比，对于沟长较短的晶体管，沟道的调制效应也更加显著。,导电沟道有效长度由所加DS调制，增加DS使漏结耗尽区加大，从而缩短，当长度L减小时电流会增加,MOSFET的
4、电流与电压的关系（长沟道）,3.2 MOS 器件中的二级效应,13,（一）短沟效应：（1 ）有效沟道长度： （2 ）耗尽电荷共享沟道耗尽电荷= 栅耗尽区+ 源漏耗尽区,短沟道因为梯形下面积较小，所以阈值电压也相应减小,14,（二）窄沟效应（1 ）有效沟道宽度： 1. 鸟嘴2. 场注（2 ）沟宽方向上的边缘场使耗尽电荷增加,15,（三）迁移率变化（1 ）影响迁移率的因素1. 载流子的类型2. 随掺杂浓度增加而减小3. 随温度增加而减小4. 随沟道纵向、横向电场增加而减小（2 ）迁移率的纵向电场退化（3 ）迁移率的横向电场退化,16,（4）速度饱和,迁移率为常数 (斜率= ),速度为常数,短沟道器
5、件当沟道电场达到某一临界值时，载流子的速度将由于散射效应而趋于保和，速度饱和时对应的电压为VDSat,迁移率参数,17,饱和速度V 的计算：BSIMv3 取精确的n 值并采用台劳级数逐段线性近似：n 为2 时不易求解E手工计算时可取n 1 （足够精确）,考虑两个区域连续时：,载流子速度,18,迁移率减小时的电流电压关系：,VDS= VDSat时达到速度饱和：（此时E =EC ）,当V GS-V Th EcL ( VGS 1V) 时，V DSat 接近V GS-V Th此时饱和电流可近似为：,线性关系,深亚微米MOSFET的电流与电压的关系,19,20,长沟与短沟器件电流比较,I,D,长沟道器件
6、,短沟道器件,V,DS,V,DSAT,V,GS,- V,T,V,GS,= V,DD,短沟道器件经历的饱和区范围更大，更经常工作在饱和状态,ID与VGS 的关系,21,22,漏极电流和电压关系,Long Channel(Ld=10um),Short Channel(Ld=0.25um),VelocitySaturation,饱和电流和VGS关系，长沟道器件中是平方关系短沟道降低VGS不会像长沟晶体管那样显著,（1 ）长沟道器件：沟道夹断饱和（2 ）短沟道器件：载流子速度饱和1. 短沟器件中，速度饱和先于夹断饱和2. 速度饱和点在漏端处3. 当源漏电压上升时, 饱和点向源端移动,23,（四）沟道长
7、度调制,24,手工分析模型,恒流源模型开关模型,假如把MOS晶体管抽象成一个简单和实际的解析模型，即不用复杂的公式又能抓住器件的实质。（一阶模型）,25,1. 恒流源模型,26,恒流源模型与SPICE模拟结果比较,V,DS,(V),I,D,(A),VelocitySaturated,Linear,Saturated,VDSAT=VGT,VDS=VDSAT,VDS=VGT,Simple model,SPICE Simulation,用手工分析的通用模型所定义的各工作区的边界,除了在电阻区和速度饱和区之间的过渡区，其它地方对应的很好 存在差别是由于采用简单的恒流源模型模型,27,PMOS晶体管,V
8、GS = -1.0V,VGS = -1.5V,VGS = -2.0V,VGS = -2.5V,对典型NMOS器件,所有5个参数是正值,而对典型PMOS器件则是负值,28,2.NMOS晶体管的开关模型,在研究数字电路瞬态时,希望Ron是一个常数的线性电阻,一个合理的方法是采用所关心区域上的平均电阻值，更简单是采用瞬态过程起点和终点两个电阻平均值,需要简单模型，不仅线性，而且非常直接。在数字设计中，晶体管是一个开关，有无穷大断开电阻和有限导通电阻,29,例：充放电一个电容时的等效电阻,Discharge to Vdd/2,电容上电压从Vdd放电通过NMOS管放电到Vdd/2,借助公式推导过渡区器件
9、的平均电阻,用过渡区两端点电阻进行平均,30,Mos管等效电阻与电源电压VDD关系,一个最小尺寸0.25um CMOS工艺NMOS晶体管模拟得到的等效电阻与电源电压VDD的关系,1.电阻反比于器件的(W/L)。晶体管的宽度加倍则使电阻减半（因IDSAT与W/L成正比）2.当VDDVT+VDSAT时，电阻与电源电压无关，但由于沟长调制效应则减小3.若电源电压接近VT，电阻会急剧增加,31,晶体管的开关模型,通用0.25umCMOS工艺的在不同的VDD时等效电阻值,32,五、漏感应势垒下降及源漏穿通（DIBL）,1、沟道长度缩短会使源端势垒下降，电流增加，即阈值电压下降。2、VDS增加会使源端势垒
10、下降， VDS越大，阈值电压下降越大。3、源漏穿通： 发射流加大并以扩散形式 到达漏端，不受栅压控制,33,六、器件漏电,34,35,VDS增加Vt减少使亚阈特性向左偏移，从而使相应的Ioff （ VGS =0时的IDS ）增加；当VDS大到一定程度后，微小器件的亚阈特性增加，即使在关态器件仍具有相当大的Ioff ；如果此时Ioff已接近或超过定义的开启电压，则器件穿通。,36,七、热载流子效应,1、原因： （1）漏端强电场引起高能热电子与晶格碰撞产生电子/空穴对，引起衬底电流。 （2）电子在强纵向电场作用下穿过栅氧，引起栅电流2、影响: （1）使器件参数变差，特性不稳，电路失效 （2）衬底电
11、流引起噪声，Latch-up, 以及动态节点漏电3、解决方法：LDD (lightly doped drain) : 在源漏区与沟道 间加一段电阻率较高的轻掺杂 n 区 （1）优点：可减小热电子效应，提高源漏电压 （2）缺点：n 区使器件跨导和 IDS 减小,模拟的长沟和短沟MOSFET的等电位线,长沟道与短沟道MOSFET的关键区别在于短沟道MOSFET耗尽区的等电位线是二维的而长沟的则是一维的。,体硅CMOS中的闩锁效应,39,八、体效应：（Body Effect）,1、衬偏引起体效应： 开启电压随衬偏变化2、衬底电流感应体效应：（SCBE Substrate Current Induce
12、d Body Effect ） 衬底电流在衬底电阻上的压降造成衬偏电压,40,九、输出电阻,41,十、源漏寄生电阻 RS ，RD,源漏电阻取决于： 1. 源漏区PN 结电阻 2. 接触孔电阻,42,十一、反型层电容分压,1、反型层表面电势S随栅压VG而变化2、当tOX缩小时，COX可与沟道电容比拟 使跨导减小,43,十二、横向和纵向的非均匀掺杂,1、横向非均匀掺杂：随沟道缩短，沟道中平均掺杂浓度增加， 使阈值上升,2、纵向非均匀掺杂引起VTH与 之间存在非线性关系,44,十三、其它,1、体电荷效应2、耗尽层宽度不均匀引起阈值电压沿沟道分布不均匀,3、参数随几何尺寸变化4、参数取决于源漏电压,4
13、5,3.3 MOS器件模型,建立模型的目的与意义 为减少设计时间和制造成本，需有效、精确的模型,对模型的要求： 1、精确：适合全工作范围，电流及其它小信号参数 2、有物理基础： 全面理解物理过程，能预测器件性能 3、可扩展性：能预见不同尺寸器件的性能 4、高效率： 收敛，连续，减少迭代次数和模拟时间,46,3.3 MOS器件模型,MOS管的结构尺寸缩小到亚微米范围后，多维的物理效应和寄生效应使得对MOS管的模型描述带来了困难。模型越复杂，模型参数越多，其模拟的精度越高。但高精度与模拟的效率相矛盾。依据不同需要，常将MOS模型分成不同级别。SPICE2中提供了几种MOS场效应管模型，并用变量LE
14、VEL来指定所用的模型。LEVEL1 MOS1模型 Shichman-Hodges模型LEVEL2 MOS2模型 二维解析模型LEVEL3 MOS3模型 半经验短沟道模型LEVEL4 MOS4模型 BSIM（Berkeley short-channel IGFET model）模型,47,3.3 MOS器件模型,一、MOS1 模型（Shichman-Hodges 模型）,1、一阶模型，适合精度要求不高的长沟道 （10m ）MOS 管,2、考虑以下效应：（1）横向扩散（有效沟道长度）（2）沟道长度调制系数（3）衬偏效应,48,3.3 MOS器件模型,二、MOS2 模型（二维解析模型）,1、适合于
15、6 7 m,2、考虑以下效应：（1）沟道长度对阈值的影响（2）沟道宽度对阈值的影响（3）迁移率随表面电场的变化（4）沟道夹断引起的沟长调制效应（5）载流子速度饱和引起源漏电流饱和（6）弱反型导电（7）漏区静电反馈对阈值的影响,49,3.3 MOS器件模型,3、收敛性与效率：（1）载流子速度饱和引起源漏电流饱和的模型在饱和区和线性区的边界处引入导数不连续，使计算不精确，会引起不收敛。（2）弱反型导电可使电流在处连续，但导数不连续，在模拟强反型区到弱反型区之间的过渡区时精度不高。,50,3.3 MOS器件模型,三、MOS3 模型（半经验模型）,1、适合短沟道器件（2 m左右或以上）2、MOS3 模
16、型考虑以下效应：（1） 沟道长度对阈值的影响（2） 沟道宽度对阈值的影响（3） 纵向（栅）电场对迁移率的调制（4） 载流子速度饱和使迁移率下降（5） 速度饱和点移动造成沟长调制（6） 漏端感应源端势垒下降（DIBL）（7） 弱反型导电（8） 衬偏效应（9） 源漏串联寄生电阻（10）饱和电压下降,51,3.3 MOS器件模型,3、 MOS3模型参数大多与MOS2相同，但其阈值电压、饱和电流、沟道调制效应和漏源电流表达式等都是半经验公式，并引入了新的模型参数：（EAT）、（THETA）和（KAPPA）。,（1）阈值电压的半经验公式,式中，是模拟静电反馈效应的经验模型参数， FS为短沟道效应的校正因
17、子。,52,3.3 MOS器件模型,（2）表面迁移率调制,表示迁移率和栅电场关系的经验公式为：,式中经验模型参数称为迁移率调制系数 。,53,3.3 MOS器件模型,（3）沟道长度调制减小量的半经验公式,当VDS大于VDSAT时，载流子速度饱和点的位置逐渐移向源区，造成沟道长度调制效应。沟道长度的减小量L为：,上式中，EP为夹断点处的横向电场，为饱和电场系数。,54,3.3 MOS器件模型,四、MOS4 （BSIM1）模型,（二）MOS4 考虑以下效应：1. 沟道长度对阈值的影响2. 沟道宽度对阈值的影响3. 垂直电场对载流子迁移率的影响4. 载流子速度饱和5. 沟道长度调制效应6. 漏端感应
18、引起表面势垒下降,7. 弱反型（次开启）导电8. 衬偏效应9. 源漏寄生串联电阻10. 离子注入后的非均匀杂质分布11. 参数随几何尺寸变化12. 参数随衬偏电压变化,（一）专为短沟道开发的模型 （适合L1 m 、 tOX15 nm器件）,55,3.3 MOS器件模型,（三）特点：1. BSIM1的大信号模型根据电荷守衡定律及沟道电荷划分的方法得出；2. BSIM1的小信号模型通过对直流和大信号模型线性化得出；3. BSIM1将直流电学参数与工艺参数联系起来。（四）缺点：1使用经验参数模拟沟道长度调制效应不能正确预测输出电阻；2过渡区电流由强反型和弱反型成分之和组成，小电流工作时会引起误差；3
19、用经验常数e1.8调整强反型与次开启区阈值电压的微小差别不符合实际。 （阈值电压与工艺尺寸有关）,56,3.3 MOS器件模型,五、BSIM2 模型（深亚微米模型）,1、适合沟道长度小至0.25 m 、栅氧化层的厚度薄至3.6 nm2、BSIM2 考虑以下效应：,（1）沟道长度对阈值的影响（2）沟道宽度对阈值的影响（3）垂直电场对载流子迁移率的影响（4）载流子速度饱和（5）沟道长度调制效应（6）漏端感应引起表面势垒下降（7）弱反型（次开启）导电,（8） 衬偏效应（9） 源漏寄生串联电阻（10）离子注入后的非均匀杂质分布（11）参数随几何尺寸变化（12）参数随衬偏电压变化（13）热电子引起输出电
20、阻下降（14）反型区电容效应,57,3.3 MOS器件模型,3、对BSIM1 的修改：,（1）修改阈值电压公式中漏端感应引势垒下降的系数（2）改进迁移率与垂直场的关系式（引入二次项使与实验数据相符并包含 源漏寄生电阻影响）（3）修改载流子速度与迁移率的关系使漏源电流方程的一阶导数连续（4）线性区的源漏电流公式中将垂直场的迁移率下降项与速度饱和项从相 乘改为相加，使更精确（5）饱和区的源漏电流公式采用线性公式但用VDSAT代替VDS（6）采用电荷薄层近似（Charge-sheet approximation）推导次开启区 电流公式，采用弥合系数反映强反型区与次开启区阈值电压的偏离（7）考虑反型层
21、电容的影响并引入栅电压描述过渡区，使源漏电流从弱反 型区到强反型区过渡光滑（8）饱和区输出电阻受三种机理影响 ( a ) 漏端感应引起表面势垒下降 ( b ) 沟道长度调制效应 ( c ) 热电子引起输出电阻下降,58,3.3 MOS器件模型,六、BSIM3 模型,1、BSIM1、BSIM2集中解决精度和简化公式，引入大量参数以 提高精度。而BSIM3着重物理机制，考虑尺寸及工艺参数影 响，力求可预测， 并尽可能减少参数。,2、采用统一的电流-电压模型：,（1）统一的沟道电荷密度公式（2）统一的迁移率公式（3）统一的线性区电流公式（4）统一的饱和电压公式（5）统一的饱和区电流公式（6）所有工作
22、区电流公式,59,3.3 MOS器件模型,3、BSIM3 考虑以下效应：,（1）沟道长度对阈值的影响（2）沟道宽度对阈值的影响（3）垂直电场引起载流子迁移率下降（4）载流子速度饱和（5）沟道长度调制效应（6）漏端感应引起表面势垒下降（7）次开启导电（8）衬偏效应（9）漏寄生串联电阻,（10）横向和纵向的非均匀掺杂（11）衬底电流引起衬偏效应（12）参数随几何尺寸变化（13）参数随衬偏电压变化（14）输出电阻变化（15）反型区电容效应（16）多晶栅耗尽层效应（17）体电荷效应,60,3.3 MOS器件模型,七、BSIM4 模型（2000年）,考虑了新的物理效应的影响：,（1）栅极感应漏端漏电（G
23、ate Induced Drain Leakage )（2）栅极直接隧穿漏电（Gate Direct Tunneling Leakage）（3）反型层量子效应（Inversion Layer Quantization）（4）有限电荷层效应（Finite Charge Layer Effect）（5）MOSFET 寄生参数的HF 影响（6）源端和漏端电阻的不对称性,进一步研究在BSIM3中已考虑过的一些物理效应，提高了模型精度,Level1Level3模型Level1模型、Level2模型、Level3模型BSIM系列模型BSIM模型、BSIM2模型、BSIM3模型BSIM4模型新一代的MOS模
24、型ACM、EKV、BSIM5、HiSIM、MM1、SP、PSP,62,3.3 MOS器件模型,63,3.4 MOS管的动态特性,MOSFET管的动态响应只取决于：充（放）电这个器件的本征寄生电容和由互连线及负载引起的额外电容所需要的时间本征寄生电容有三个来源 :基本的MOS结构： 结构电容沟道电荷：沟道电容源和漏反向偏置的pn结耗尽区 :结电容 除结构电容外，其他两个电容是非线性且随所加的电压而变化,64,65,MOS管结构电容,由于横向扩散，源和漏都会在氧化层下延长一个数量xd,因此晶体管的有效沟长L比画出的沟长短2xd.这引起了栅和源（漏）之间的寄生电容，称为覆盖电容,这个电容是线性的并具
25、有固定的值,Xd是由工艺决定的C0：每单位晶体管宽度的覆盖电容,栅氧每单位面积结电容：,66,沟道电容（栅至沟道电容CGC）,Cgb:栅到体,Cgs:栅至源,Cgd:栅至漏,在数字设计中最重要的区域是：饱和和截止,截止：无导电沟道存在CGC出现在栅和体之间,电阻区：栅与体被沟道屏蔽对称性使这一电容在源与漏之间平均分布,饱和：栅至漏和体的电容为0，所有电容在栅与源之间,栅至沟道总电容CGC，由三个部分组成，这三个部分之间的划分取决于工作区域和端口电压,67,栅至沟道电容的分布情况与VGS和VDS关系,VT,当VGS0，晶体管截止增加VGS，在栅上形成耗尽层，像是使栅的耗尽层加厚当VGSVT，沟道
26、形成由于VDS0，器件工作在电阻模式,CGC与饱和程度的关系晶体管一旦导通，栅电容的分布取决于饱和程度，饱和程度增加总的栅电容会减少,VDS0时，电容随VGS变化曲线,68,结电容（耗尽层电容）,: 单位面积的结电容,底板PN结：由源区和衬底形成的,由反向偏置的源-体和漏-体之间的PN结引起的，耗尽层电容是非线性，当反向偏置拉高会减少,总的结电容：,Xj：结深Cjsw:每单位周长的电容,侧壁PN结：由源区及掺杂浓度为NA+的P+沟道阻挡层注入形成的,69,0.25 mm CMOS 工艺电容参数,栅氧每单位面积结电容,每单位晶体管宽度的覆盖电容,底板PN结单位面积的结电容,侧壁PN结每单位周长的
27、电容,70,MOS器件电容模型,MOS 结构电容,沟道电容,结电容,71,计算MOS管电容,一个具有以下参数的NMOS管:tox=6nm, L=0.24um, W=0.36um, LD=LS=0.625, C0=3*10-10F/m,Cj0=2*10-3F/m2,Cjsw0=3*10-10F/m.确定零偏置时所有相关电容.解:,栅氧每单位面积结电容：,栅至沟道电容:,覆盖电容,底板PN结：,侧壁PN结：,总的栅电容,72,寄生电阻,R0:方块电阻,RC:接触电阻,CMOS电路性能还可能受另一组寄生参数影响：与漏区和源区要相串联的电阻，当晶体管尺寸进一步缩小更明显，因尺寸缩小使结变浅，接触孔变小,串联电阻会使器件的特性变差，对于一个给定的电压它减少了漏极电流。常用低电阻材料钨或钛覆盖漏区和源区,73,工艺偏差,一个晶体管的参数对于不同的圆片会有所不同,甚至同一个圆片不同的位置也有差异,原因: 1、由于淀积或杂质扩散期间的不均匀引起工艺参数不同 2、器件尺寸上的变化,主要来自光刻过程有限的分辨率,造成MOS管W/L和互连线宽的偏差,74,总结,直观的理解晶体管器件介绍器件的基本方程介绍手工分析模型动态特性 介绍 SPICE 仿真模型,
