1、第一章 数字电路基础,1.4 逻辑函数的卡诺图化简 卡诺图由美国工程师卡诺（Karnaugh）发明。 一卡诺图 1相邻最小项 如果两个最小项中只有一个变量互为反变量，其它变量均相同，则称这两个最小项为逻辑相邻，简称相邻项。 如果两个相邻最小项出现在同一个逻辑函数中，可以合并为一项，同时消去互为反变量的那个量。如：,可见，利用相邻项的合并可以进行逻辑函数化简。有没有办法能够更直观地看出各最小项之间的相邻性呢？有。这就是卡诺图。 2卡诺图 卡诺图是用小方格来表示最小项，一个小方格代表一个最小项，然后将这些最小项按照相邻性排列起来。即用小方格的几何位置上的相邻性来表示最小项逻辑上的相邻性。 卡诺图实
2、际上是真值表的一种变形，真值表中的最小项是按照二进制加法规律排列的，而卡诺图中的最小项则是按照相邻性排列的。 3卡诺图的结构,（1）二变量卡诺图,（2）三变量卡诺图,（3）四变量卡诺图,二用卡诺图表示逻辑函数 1从真值表到卡诺图 【例1.21】 三变量多数表决电路逻辑真值表如表1.3所示，用卡诺图表示该逻辑函数。 解： 该函数为三变量，先画出三变量卡诺图，然后根据表1.3 将8个最小项对应的L取值0或者1填入卡诺图中对应的8个小方格中即可，如图,2从逻辑表达式到卡诺图 （1）如果逻辑表达式为最小项表达式，则只要将函数式中出现的最小项在卡诺图对应的小方格中填入1，没出现的最小项则在卡诺图对应的小
3、方格中填入0。 【例1.22】用卡诺图表示逻辑函数解：,（2）如果逻辑表达式不是最小项表达式，但是“与-或表达式”，可将其先化成最小项表达式，再填入卡诺图。也可直接填入卡诺图。 【例1.23】用卡诺图表示逻辑函数解：,3）如果逻辑表达式不是“与或表达式”，可先将其化成“与或表达式”再填入卡诺图。 三逻辑函数的卡诺图化简法 1卡诺图化简逻辑函数的原理卡诺图化简逻辑函数的原理是逻辑相邻与几何相邻统一，当：（1）2个相邻的最小项结合（用一个包围圈表示），可以消去1个取值不同的变量而合并为l项，如下图所示。,（2）4个相邻的最小项结合（用一个包围圈表示），可以消去2个取值不同的变量而合并为l项，如右图
4、所示。,（3）8个相邻的最小项结合（用一个包围圈表示），可以消去3个取值不同的变量而合并为l项，如图所示。,总之，2n个相邻的最小项结合，可以消去n个取值不同的变量而合并为1项。,2用卡诺图合并最小项的原则 （1）圈要尽可能大。但每个圈内只能含有2n个相邻项。要特别注意对边相邻性和四角相邻性。 （2）圈的个数尽量少，化简后的逻辑函数的与项就少。 （3）卡诺图中所有取值为1的方格均要被圈过，即不能漏下取值为1的最小项。 （4）取值为1的方格可以重复被圈，但每个卡诺圈中至少要含有1个末被其它卡诺圈圈过的方格，否则该包围圈是多余的。,3用卡诺图化简逻辑函数举例 【例1.24】 用卡诺图化简逻辑函数：
5、 L（A,B,C,D）=m（0,2,3,4,6,7,10,11,13,14,15）,【例1.25】 用卡诺图化简逻辑函数：,【例1.26】已知逻辑函数 （见例1.16），试用卡诺图化简该逻辑函数。,4卡诺图化简逻辑函数的另一种方法圈0法 【例1.27】 已知逻辑函数的卡诺图如图1.20所示，分别用“圈0法”和“圈1法”写出其最简与或式。,圈0法得 ：,圈1法得 ：,1.5具有无关项的逻辑函数的化简卡诺图一约束项、任意项和是无关项 1约束项在具体逻辑电路中，某些逻辑变量的取值不是任意的；对输入变量取值所加的限制称为约束，同时，把这一组变量称为具有约束的一组变量。 设A、B、C分别表示一台电动机的
6、正转、反转和停止，则ABC取值只能是001、010、100而不能是其它5种组合。即具有约束：,或,我们把这些恒等于0的最小项称为约束项。,2任意项 任意项指输入变量在某些取值下函数取值0、1均可，并不影响电路功能。 【例1.28】在十字路口有红绿黄三色交通信号灯，规定红灯亮停，绿灯亮行，黄灯亮等一等，试分析车行与三色信号灯之间逻辑关系。,解：,显而易见，在这个函数中，有5个最小项是不会出现的，如 （三个灯都不亮）、 （红灯绿灯同时亮）等。因为一个正常的交通灯系统不可能出现这些情况，如果出现了，车可以行也可以停，即逻辑值任意，对应的5个最小项称为任意项。 3无关项 存在约束的情况下，由于约束项的
7、值恒为0，所以既可以把约束项加到逻辑函数中，也可以在逻辑函数中删除某些约束项；同样任意项也可以写入或不写入；因而我们把任意项和约束项统称无关项。无关项在卡诺图中用符号来表示其逻辑值。,带有无关项的逻辑函数的最小项表达式为：L=m（ ）+d（ ） 如上例函数可写成L=m（2）+d（0,3,5,6,7） 二具有无关项的逻辑函数的化简 化简具有无关项的逻辑函数时，要充分利用无关项可以当0也可以当1的特点，尽量扩大卡诺圈，使逻辑函数更简。如上例：,【例1.29】某逻辑函数输入是8421BCD码，其逻辑表达式为L（A,B,C,D）=m（1,4,5,6,7,9）+d（10,11,12,13,14,15），
8、用卡诺图法化简该逻辑函数,1.6 逻辑门电路及其外特性 1.6.0 二极管与三极管 1、二极管二极管符号、 伏安特性、 开关特性 3、三极管三极管符号、输入输出特性、开关特性 1.6.1 TTL与非门 一TTL与非门的基本结构 1TTL与非门的基本结构 TTL与非门的基本结构如图1.23所示，输入级采用多发射极三极管，输出级采用推拉式输出,图1.23 TTL与非门电路,2TTL与非门输入端的等效 TTL与非门输入端的多发射极三极管可以等效为二极管电路如图1.24。,（a）多发射极三极管 （b）二极管等效电路 图1.24 TTL与非门输入级的等效,二TTL与非门的逻辑关系 1. 输入全为高电平3
9、.6V,图1.25 输入全为高电平时的工作情况,输入全为高电平3.6V T1的发射结因反偏而截止，Vcc经D1使T2 、T3导通，VB1（图1.24 P点）电位为0.73=2.1（V ）。此时T1的发射结反偏，而集电结正偏，称为倒置放大工作状态。 由于T3饱和导通，输出电压为：VO=VCES30.3V 这时VE2=VB3=0.7V，而VCE2=0.3V，故有VC2=VE2+ VCE2=1V。1V的电压作用于T4的基极，使T4和二极管D都截止。 可见当输入全为高电平时，输出为低电平。,二TTL与非门的逻辑关系 2输入有低电平0.3V,图1.26 输入有低电平时的工作情况,2输入有低电平0.3V
10、输入端为0.3V的发射结导通，T1的基极电位被钳位到VB1=1V。T2的基极电位被限制在0.3V，使T2、T3都截止。由于T2截止，流过RC2的电流仅为T4的基极电流，这个电流较小，在RC2上产生的压降也较小，可以忽略，所以VB4VCC=5V ，使T4和D导通，则有：VOVCC-VBE4-VD=5-0.7-0.7=3.6（V） 可见当输入有低电平时，输出为高电平。 综合上述两种情况，该电路满足与非的逻辑功能，是一个与非门。,3与非门的传输特性 设与非门的其它输入端为高电平，其传输特性为：,（1）AB段（截止区）； （2）BC段（线性区）； （3）CD段（过渡区）； （4）DE段（饱和区）。,图
11、1.27 与非门的传输特性,三三态输出的与非门 1TTL三态与非门结构,2TTL三态与非门工作原理 当控制端（使能端）E=1时，D1截止，该电路的输出决定于输入变量A、B，实现与非逻辑关系，输出高或低电平。 当控制端（使能端）E=0（0.3V）时，T1的基极电位约为1V，T2、T3截止，同时T2的集电极电位也被限制在约1V，T4截止。即无论输入变量A、B的取值如何，输出均为高阻抗状态（断路）。 在图1.28中，使能端E=1时实现与非门功能，即使能端高电平有效，若在D1前增加一非门，则可使使能端低电平有效,3三态与非门应用 图1.29（a）为三态与非门实现总线结构，（b）则实现A、B间双向数据传
12、送。实现总线传递数据时必须保证每一时刻只有一个使能端有效。,图1.29 (a) 总线结构 (b) 双向数据传送,四集电极开路与非门（OC） 1 OC门结构,2 OC门原理与应用实现线与功能,1.6.2 TTL集成门电路的主要外特性参数 从TTL集成门电路的主要外特性参数有标称逻辑电平、开门电平、关门电平、扇入系数、扇出系数及平均传输延时等。 一主要外特性参数 1标称逻辑电平 标称逻辑电平指表示逻辑值1或0的理想高低电平值，通常规定为5V和0V。 2输出高电平电压VOH 输出高电平电压VOH指产品规定输出高电压的最小值VOH（min）（在TTL74系列中规定为为2.4V），即大于2.4V的输出电
13、压就可称为输出高电压VOH。,3输出低电平电压VOL 输出低电平电压VOL指产品规定输出低电压的最大值VOL（max）=0.4V，即小于0.4V的输出电压就可称为输出低电压VOL。 由上述规定可以看出，TTL门电路的输出高低电压都不是一个值，而是一个范围。 4关门电平电压VOFF 关门电平电压VOFF（VIL max）是指输出电压下降到VOH（min）时对应的输入电压。显然只要ViVIL（max），输出Vo就是高电压，所以VOFF（VIL（max）就是输入低电平电压的最大值，产品规定VIL（max）=0.8V。,5开门电平电压VON（VIH min） 开门电平电压VON是指输出电压上升到VOL
14、（max）时对应的输入电压。显然只要ViVON，Vo就是低电压，所以VON（VIH（min）就是输入高电平电压的最小值，产品规定VIH（min）=2V。 6输入高电平电流IIH与输入低电平电流IIL 输入高电平电流IIH是指当门电路的输入端接高电平时，流入输入端的电流。 输入低电平电流IIL是指当门电路的某一输入端接低电平，其余接高电平时，从门电路该输入端流出的电流。,可以算出 产品规定IIL1.6mA。IIH的数值比较小，产品规定IIH40uA。 7输出高电平电流IOH与输出低电平电流I0L 把输出高电平时允许拉出输出端的电流定义为输出高电平电流IOH；把输出低电平时允许灌入输出端的电流定义
15、为输出低电平电流IOL。输出高电平电流IOH与输入低电平电流I0L反映了电路带负载能力。 8扇入系数与扇出系数 门电路允许的输入端数目称扇入系数；一个门能驱动下一级门的输入端个数称扇出系数。,9TTL与非门传输延迟时间tpd 导通延迟时间tPHL从输入波形上升沿的中点到输出波形下降沿的中点所经历的时间。截止延迟时间tPLH从输入波形下降沿的中点到输出波形上升沿的中点所经历的时间。 与非门的传输延迟时间tpd是tPHL和tPLH的平均值。即,一般TTL与非门传输延迟时间tpd的值为几纳秒十几个纳秒。,二TTL电路的抗干扰能力TTL门电路的输出高低电平不是一个值，而是一个范围。同样，它的输入高低电
16、平也有一个范围，即它的输入信号允许一定的容差，称为噪声容限。,低电平噪声容限 VNLVOFF-VOL（max）0.8V-0.4V0.4V,高电平噪声容限 VNHVOH（min）-VON2.4V-2.0V0.4V,图1.32 噪声容 限图解,三TTL与非门的带负载能力一个门电路最多允许带几个同类的负载门 的能力带负载能力。 （1）门电路带负载的情况,图1.33 门电路带负载的情况,（2）灌电流负载,图1.34 带灌电流负载,（3）拉电流负载,图1.35 带拉电流负载,一般NOLNOH，常取两者中的较小值作为门电路的扇出系数，用NO表示,VIL（max）=0.8V；VOH（min）=2.4V；VO
17、L（max）=0.4V； IIH（max）=40A；IIL（max）=1.6mA；IOH（max）=0.4mA； IOL（max）=16.0mA；tpd=10ns。,图1.36 7400 引脚图,四集成与非门TTL7400TTL 7400与非门是一种典型的集成TTL与非门器件，内部含有4个2输入端与非门，共有14个引脚，引脚排列如图1.36所示，与74LS00完全相同。7400的主要参数为：VCC=5V；VIH（min）=2.0V；,【补例】已知某与非门的电压传输特性、输入特性、输出特性如图所示，试求出以下参数：,VOL；VOH；IIL；IIH；VOFF；VON；VNL；VNH；No；VTH；
18、IOH；IOL,1.6.3 CMOS门电路简介 MOS门电路由绝缘栅场效应管组成，它具有制造工艺简单，集成度高，功耗低，抗干扰能力强等优点，其缺点是工作速度较低。 一CMOS非门电路,驱动管T1采用NMOS，负载管T2采用PMOS。 当A为1（约UDD）时，驱动管T1导通，负载管T2截止；Y为0 。 当A为0（约为0V）时，驱动管T1截止，负载管T2导通。Y为1。 实现非操作。,二CMOS与非门电路,当输入A，B全为1时，驱动管T1、T2导通；负载管T3、T4截止。输出Y为0（约0V）。当输入A，B有一个或全为0时，则串联的驱动管截止；并联的负载管至少有一个导通。这时电源电压主要降落在驱动管上，输出Y为1。于是得出：,三CMOS或非门电路,当输入A，B全为1或有一个为1时，驱动管T1和T2至少有一个导通；串联的负载管T3及T4截止。，输出Y为0（约0V）。当输入A，B全为0时，并联的驱动管截止；串联的负载管导通，输出Y为1。 于是：,四CMOS传输门电路,设开启电压绝对值均为3V。 令C=10V， =0V，在 时T1导通，而 时T2导通。即，在 传输门开通。 而当C=0V， =10V时，传输门关闭。,可知，CMOS传输门既可传输数字信号，又可传输模拟信号，称模拟电子开关；在电子电路中得到了广泛应用。,
