PADS建立元件库基础教程.pdf

1、PADS建立元件库基础教程 版 权所 有， 欢迎 传播作 者： 一支 镜头 的距 离Em ail： 1认识 pads元件任 何 pcb设 计软 件中 ， 元 件都 由两 部分 组成 ， 一 个是 电路 符号 ， 一 个是 实际 封装 ， 比 如电阻 ， 不 管什 么电 阻 ， 原 理图 上的 电阻 看上 去都 是一 样的 ， 而 把网 表导 入到 pcb软 件中 后 ， 电 阻的 管 脚 便 不 会 一 样 ， 可 能 是 表 贴 元 件 ， 也 可 能 是 通 孔 元 件 ， 再 比 如 ， 电 容 和 电 阻 在 原 理 图 是完 全不 同的 ， 但 是在 pcb软 件中 却可 能是 一样

2、 的 ， 全 是 085的 封装 。 Pads的 元件 自然 也属 于这 种情 况， 想建 立自 己的 元件 库， 将它 独有 的概 念理 解清 楚就 可以 了。 Pads中 一 个 元 件 （ part） 可 由 图 1.来 解 释 ， 它 包 含 了 三 个 部 分 ， 其 中 Lines好 理 解 ， 它 的 作用 是 在 原 理 图 上 加 上 一 些 线 条 、 图 案 、 公 司 的 Log一 类 的 东 西 ； Logic是 用 来 表 示 元 件 电 路的 逻 辑 概 念 ， 表 示 电 路 电 气 逻 辑 上 的 连 接 ， 意 思 就 是 在 电 路 原 理 图 中 表 现

3、 出 来 的 形 式 ， 从 名称 上可 以看 出它 是 PadsLogic用 的 ； Decals是 元件 的实 际封 装 ， 用 于画 电路 板 ， 就 是在 电路 板设 计中 表现 出来 的形 式。 从概 念上 看， ecals比 较好 理解 ，不 外乎 管脚 的数 量和 形状 ， Logic的 概念 则有 些繁 琐。Logic DecalsLinesParts图 1.Parts元 件的 组成如 果是 电阻 这类 简单 的器 件 ， Logic的 概念 比较 简单 ， 也 好理 解 ， Logic就 是逻 辑的 管脚 ，padsLogic就 是将 元件 从逻 辑上 连接 起来 。但 是对

4、 于 74LS0这 样的 元件 ，就 多了 一个 门器 件Gate的 概念 ， 要 理解 这个 概念 需要 数字 电路 的基 础 ， 数 字电 路的 基本 元件 就是 逻辑 门 ， 74LS0由 4个 与 非 门 组 成 ， 每 一 个 与 非 门 就 称 为 门 器 件 。 我 们 便 可 以 这 样 从 整 体 到 局 部 来 理 解 这 个概 念， 一个 74LS0含 有 4个 门器 件， 每一 个都 是与 非门 ，名 称为 Gate-A， Gate-B， Gate-C，Gate-D， 每 一个 与非 门有 三个 管脚 （ 两 个输 入 ， 一 个输 出 ） ， 共 12个 管脚 ， 当

5、 然至 少还 需要 两个 管脚 ，一 个管 脚接 电源 ，一 个管 脚接 地， 封装 需要 14个 管脚 ，而 事实 上它 的封 装是 DIP14（ 当然 也可 能是 SMT封 装 ） ， 即 14个 管脚 ， 这 样 Logic和 Decals以 及 Gate的 概念 一一 对应起 来了 。 到 现在 ， 我 们可 以理 解图 1.中 所示 元件 的概 念 。 另 外 ， Gate门 器件 这个 概念 来自 数字 电路 ， 但 是 Pads软 件将 这个 概念 扩张 了 ， 也 就是 如果 一个 元件 Part由 几部 分组 成 ， 那 么每 一个部 分都 称为 门器 件 Gate， 集成

6、运放 即是 如此 ，每 一个 运放 就是 一个 门器 件。理 解了 Pads元 件的 概念 ， 建 立一 个元 件过 程也 就很 简单 ： 建 立 Logic封 装 ， 在 pads中 还有 一 个 概 念 称 为 CAEDecal， 如 果 只 有 一 个 组 成 部 分 ， 那 么 就 是 一 个 Gate门 元 件 ， 如 果 有 几个 组成 部分 ，那 么就 是多 个 Gate门 元件 ，然 后将 Gate和 Decals对 应起 来就 可以 了。2建立一个简单的元件 实 际中 ， 在 库中 建立 元件 一般 会先 建立 PCBDecal， 然 后建 立 CAEDecals， 但 是

7、， PCBDecal的 概 念 相 对 简 单 ， 因 为 根 据 资 料 画 出 来 是 什 么 样 子 ， 就 是 什 么 样 子 ， 想 改 也 改 不 了 ， 所 以 这里 作为 一个 教程 ，就 假设 已经 建好 了。以 常用 的 10针 JTAG口 为例 建立 一个 简单 的元 件， 这里 的简 单不 是指 管脚 的多 少， 而是指 逻 辑 上 理 解 的 简 单 ， 也 就 是 在 原 理 图 画 上 10个 管 脚 ， 再 与 10个 管 脚 的 实 际 封 装 对 应 起 来就 行了 。 选 择 菜 单 Tols-PartEditor， 窗 口 如 图 2.1所 示 ， 选

8、择 菜 单 “ FileNew” ， 弹 出 如 图 1.3所示 窗口 ， 在 这里 选择 编辑 的类 型 ， 因 为要 建立 电气 封装 ， 所 以选 择 CAEDecal， 点 击 OK按 钮 ，出 现的 窗口 如图 1.4所 示。图 2.1建 立元 件库图 2.选 择建 库的 类型图 2.3建 立电 气封 装的 窗口点 击 “ DecalEditolbar” 按 钮， 打开 这个 工具 栏， 如图 2.4所 示。这 里使 用向 导来 减少 工作 量 ， 单 击 “ CAEDecalWizard” 图 标 ， 出 现如 图 1.6所 示窗 口 ，从 左 到 右 ， 总 共 有 4列 ， 这

9、 里 最 右 边 两 列 ， 分 别 表 示 图 框 的 上 下 左 右 分 布 的 管 脚 ， 由 于 只 有10个 ， 只 需将 LeftPins栏 中的 PinCount改 为 10， 其 他的 地方 全部 设为 0。 在 改动 的时 候注 意最 左边 的 Previw中 的图 形的 变化 ， 你 会发 现你 的改 动在 Previw中 立刻 有所 体现 ， 然 后将 左下 角的 Boxarm etrs中 的 MinWidth设 为 50， 单击 OK按 钮。图 2.4打 开建 库的 工具 栏图 2.5建 立电 气封 装这 样， CAEDecal完 成了 ，如 图 2.6所 示， 注意

10、最左 边 #1等 数字 ，表 示逻 辑管 脚的 标号 。由 于 是 用 来 演 示 的 ， 所 以 存 到 usr库 中 ， 点 击 保 存 图 标 ， 出 现 如 图 所 示 的 窗 口 在 Libray下 拉列 表框 选 usr库 ，在 Nam eofCAEDecal中 输入 JTAG， 点击 OK按 钮。然 后建 立元 件 ， 选 择菜 单 “ File-New” ， 在 选择 类型 的时 候 ， 选 择 partype。 窗 口如 图 2.9所 示， 然后 点击 EditElectric按 钮， 弹出 窗口 如图 2.10所 示。在 “ LogicFam ily” 的 下 拉 列 表

11、框 中 选 择 AN， 然 后 选 择 PCBDecals标 签 页 ， 如 图 2.1所 示 ， 由 于 JTAG口 是 10针 ， 在 PinCount处 输入 10， JTAG调 试口 封装 在左 上角 显示 ， 单 击Asign按 钮， 将此 封装 指定 到右 边的 AsignDecals处 ，如 图 2.1所 示。图 2.6建 立好 的电 气封 装图 2.7保 存 CAE封 装图 2.8选 择 partype图 2.9建 立元 件的 窗口图 2.10建 立元 件的 标签 页窗 口图 2.1选 择 PCB封 装图 2.1指 定 PCB封 装这 时 候 要 加 入 CAE封 装 ， 单

12、击 Gates标 签 ， 如 图 2.13所 示 ， 单 击 Ad按 钮 ， 增 加 一 个Gate， 并且 被自 动命 名为 A， 如图 2.14所 示。图 2.13指 定 CAE封 装在 CAEDecal1下 面 的 栏 内 双 击 ， 如 图 2.15所 示 ， 这 时 ， 单 击 有 三 个 小 点 的 按 钮 ， 弹 出窗 口如 图 2.16所 示 ， 我 们可 以看 出 ， 这 个图 与图 2.1、 2.1非 常相 似 ， 只 不过 这里 要指 定 CAE封 装 ， 操 作也 很相 似 ， 选 择想 要的 封装 ， 单 击 “ Asign” 按 钮 ， 指 定 CAE封 装 ， 然

13、 后单 击 “ OK”按 钮， 窗口 如图 2.17所 示。图 2.14指 定 CAE封 装图 2.15指 定 CAE封 装图 2.16指 定 CAE封 装图 2.17指 定好 CAE封 装之 后选 择 Pins标 签页 ， 这 里实 际上 是将 逻辑 封装 和实 际的 PCB封 装对 应起 来的 表格 ， 一 般使用 如下 方法 ， 建 立如 图 2.19所 示的 一个 excel表 ， 输 入表 中的 内容 （ 当 然 ， 这 个内 容是 根据 数据 手册 制作 ） ， 然后 全选 。图 2.18设 置管 脚图 2.19利 用 excel建 立管 脚分 配表用 鼠标 单击 最左 上角 的表

14、 格单 元 ， 然 后单 击右 边的 Paste按 钮 ， 结 果如 图所 示 ， 左 边三 栏显 示的 是黑 色， 内容 显然 是从 Excel上 粘贴 上去 的， 而右 边的 三栏 是自 动生 成的 。图 2.0从 excel直 接拷 贝管 脚分 配表点 击左 下角 的 CheckPar， 会弹 出如 图所 示的 错误 窗口 ，这 个文 件一 定要 仔细 查看 ，以 免留 下错 误 ， 这 里显 示的 意思 是 2管 脚和 10管 脚重 复了 ， 那 么就 不需 要更 改 ， 因 为本 来就 是要求 的两 个 GND管 脚。图 2.1系 统检 查错 误的 弹出 消息这 样 就 建 立 一

15、个 JTAG调 试 口 元 件 ， 如 图 2.所 示 。 单 击 保 存 图 标 ， 如 图 2.3所 示 ， 将这 个元 件保 存到 usr库 中。图 2.建 立好 的 JTAG元 件图 2.3保 存 JTAG元 件从 概念 上讲 很简 单 ， 建 立一 个元 件 ， 实 际上 就是 建立 CAE封 装和 PCB封 装 ， 然 后讲 逻辑管 脚和 实际 管脚 对应 起来 。建 立元 件的 这个 过程 却值 得我 们仔 细体 会。3在元件中隐藏电源和地 对 于 集 成 电 路 来 说 ， 都 有 电 源 和 地 管 脚 ， 有 些 还 不 止 一 个 ， 在 画 原 理 图 时 ， 将 他

16、们 隐 藏起 来 可 以 使 得 图 纸 更 清 爽 。 在 Pads中 ， 如 果 将 管 脚 设 置 为 SignalPin， 就 可 以 将 它 们 隐 藏 ，但 是要 注意 ， 隐 藏的 管脚 不在 CAEDecals中 出现 ， 这 样 ， 在 建立 元件 时就 需要 注意 一些 细节 。下 面 以 74lvc425为 例 进 行 说 明 。 根 据 74lvc425的 资 料 ， 建 立 如 表 3.1所 示 的 excel文 件 ，注 意， 1、 1、 12、 13、 23、 24管 脚对 应的 不是 Gate-A属 性， 而是 SignalPin。SignalPin1VCCAG

17、ate-A2 DIR3 A1Gate-A4 A25 A3Gate-A6 A47 A5Gate-A8 A69 A7Gate-A10A8SignalPin11GND12SignalPin13GNDGate-A14B815B7Gate-A16B617B5Gate-A18B419B3Gate-A20B221B1Gate-A22OESignalPin23VCCB24注 意 1、 1、 12、 13、 23、 24共 6个 管脚 使用 的是 SignalPin， 还 有 2管 脚使 用的 是 OE。按 照第 2节 中的 步骤 进行 ， 当 进行 到如 图所 示的 时候 ， 这 里要 注意 ， 我 们输 入

18、的 左右 各 9个 管脚 ，也 就是 18个 ，也 即 6个 SignalPin管 脚不 在这 里输 入。图 3.1利 用向 导建 立电 气封 装单 击 OK按 钮， 结果 如图 3.2所 示， 保存 CAEDecal， 如图 3.所 示。图 3.2建 立好 的电 气封 装（ 比实 际管 脚少 了 6个 ）图 3.保 存电 气封 装按 照同 样的 过程 进行 管脚 分配 ， Genral标 签页 ， 基 本操 作相 同 ， 在 如图 所示 的指 定 PCB封 装时 ，需 要在 PinCount处 输入 24进 行搜 索， 然后 指定 符合 要求 的封 装。图 3.指 定 PCB封 装而 在 指

19、 定 CAE封 装 的 时 候 ， 在 PinCount处 输 入 18进 行 搜 索 ， 如 图 3.4所 示 ， 这 里 需 要注 意的 是它 们的 管脚 数相 差 6， 也就 是我 们要 隐藏 的 6个 管脚 。余 下的 操作 跟第 2节 一样 ， 然后 保存 ，过 程如 图 3.5、 3.6所 示。图 3.4指 定 CAE封 装图 3.5分 配管 脚图 3.6建 好的 425元 件（ 注意 CAE管 脚和 PCB管 脚的 差别 ）从 图 3.6可 以 看 出 ， 显 示 的 电 气 连 接 #1等 不 变 ， 而 元 件 框 连 接 的 管 脚 已 经 更 改 ， 与 第 2节 不同

20、的是 ，不 再是 1与 1、 2与 2对 应了 。请 熟悉 这个 过程 ，关 键要 注意 SignalPin属 性对 管脚 显示 与否 以及 编号 的影 响。4对元件图进行修饰 进 入 元 件 编 辑 窗 口 ， 点 击 “ open” 按 钮 ， 选 择 “ PartType” ， 出 现 如 图 4.1所 示 窗 口 ， 在Filter栏 内选 择 usr库 ，然 后选 择 74ls245， 单击 OK按 钮出 现如 图 4.2所 示窗 口。图 4.1选 择要 修改 的元 件图 4.2打 开要 修改 的元 件使 用绘 图操 作更 改边 框， 使用 移动 和镜 像操 作移 动 DIR和 OE

21、管 脚。图 4.3修 改边 框和 移动 管脚 的结 果在 2号 管脚 上双 击， 弹出 如图 4.所 示窗 口。图 4.3修 改边 框和 移动 管脚 的结 果单 击 “ ChangeDecal” 按 钮， 弹出 如图 所示 窗口 ，选 择 PINB， 然后 单击 “ OK” 按 钮 ， 然后 再单 击 “ OK” 按 钮， 窗口 如图 4.5所 示， 注意 2管 脚的 形状 已经 改变 。选 择菜 单 ReturntoPart， 然后 保存 就可 以了 。图 4.选 择管 脚的 形状图 4.5修 改管 脚的 形状图 4.保 存修 改5建立一个多 Gate和多 CAE的元件以 74LS0为 例来

22、 说明 这个 过程 ，当 然首 先我 们要 了解 这个 器件 的资 料， 这里 从略 。建 立如 图 5.1所 示的 3个 管脚 的 CAE封 装 ， 按 照如 图 5.2所 示的 方法 建立 一个 CAE封 装 ，保 存为 MYNAD， 如图 5.2所 示。图 5.1建 立 3个 管脚 的 CAE封 装图 5.2保 存 CAE封 装按 照前 面的 方法 建立 元件 ， 在 PCBDecals标 签页 上 ， 需 要选 择 14个 管脚 的封 装 ， 如 图 5.3所 示。 但在 Gates标 签页 上， 需要 选择 3个 管脚 的 MYNAD封 装， 如图 5.4所 示。图 5.3指 定 P

23、CB封 装图 5.4指 定 CAE封 装这 里需 要加 入 4个 “ CAEDecal” ， 如图 5.所 示，图 5.此 元件 包含 有 4个 CAE封 装在 CAEDecal2栏 内， 同样 的方 法指 定另 一个 封装 （这 是预 先建 立好 的 ） ， 如图 5.6所 示 ，指 定 后 如 图 5.7所 示 ， AsignedDecals栏 内 这 时 有 两 个 封 装 。 单 击 OK按 钮 ， 结 果 如 图 5.8所示 。图 5.6分 配第 2个 CAE封 装图 5.7第 2个 CAE封 装已 指定图 5.8多 个 Gate和 多个 CAE封 装分 配管 脚时 ，如 图 5.9所 示， 当然 这是 根据 资料 做好 的表 格。单 击 OK按 钮， 如图 5.10所 示。图 5.9管 脚分 配图 5.10建 好的 元件 74LS0然 后保 存， 如图 5.1所 示。图 5.1保 存元 件这 样就 建立 好了 一个 含有 多 Gate和 多 CAE封 装的 元件 。