1、在线教务辅导网： http:/ 更多课程配套课件资源请访问在线教务辅导网2018/5/5 1数字电子第二章 触发器3、 4课时2018/5/5 2数字电子JK触发器的结构有多种，国内生产的主要是主从型 JK触发器和边沿 JK触发器。一、主从 JK触发器1逻辑电路主从 JK触发器的逻辑电路如图 2-7a所示，逻辑符号如图 2-8b所示，电路中 RD、SD为触发器的直接复位端和直接置位端。2018/5/5 3数字电子图 21 基本 RS触发器 图 2-8 主从 JK触发器2018/5/5 4数字电子2工作原理（ 1） J=K=0时，触发器的 J端和 K端的输入低电平分别把门 D7和 D8关闭，输入
2、时的时钟脉冲 CP对这两个门不起作用，触发器保持原来的状态，即 Qn+1 =Qn。（ 2） J=0， K=1时，门 D8被 J输入端的输入低电平关闭，门 D7的状态如何取决于除 K端之外其他输入端的情况。J=0， K=1条件下，无论触发器原来是 0态还是 1态，在时钟脉冲下降沿到来时，触发器都置 0，实现了置 0功能。2018/5/5 5数字电子（ 3） J=1， K=0时，如果触发器处于 0态，即 Qn=0， =1，门 D7被关闭，门 D8被开启，CP脉冲下降沿到来时，触发器被置 1态。如果 Qn=1， =0，门 D7、 D8都被关闭，触发器状态保持不变，仍为 1。总之， J=1， K=0条
3、件下，无论触发器原来是 0态还是 1态，在时钟脉冲下降沿到来时，触发器都置 1，实现了置 1功能。（ 4） J=K=1时， CP=1期间，门 D7或 D8被开启，主触发器状态将取决于反馈输入的 Qn、。2018/5/5 6数字电子（ 4） J=K=1时， CP=1期间，门 D7或 D8被开启，主触发器状态将取决于反馈输入的 Qn。如果触发器原来处于 0态，即 Qn=0， n=1，门 D7被 Qn=0关闭，门 D8被 =1开启，所以主触发器被置为 1态。当 CP的下降沿到来时，从触发器也要变为 0态。总之，在 J=K=1条件下，在 CP下降沿过后，触发器的状态都要改变一次，实现计数翻转的功能，
4、即 Qn+1=1。2018/5/5 7数字电子综上分析，主从 JK触发器具有时钟脉冲控制下的保持、置 0、置 1和翻转的功能，是一种逻辑功能比较齐全的触发器。3真值表主从 JK触发器的真值表见表 2-6。 JK触发器状态图如图 2-8所示。2018/5/5 8数字电子表 2-6 JK触发器特性表J K Qn Qn+1 功能0 0 00 0 101保持0 1 00 1 100 置 01 0 01 0 111 置 11 1 01 1 110翻转图 2-8 JK触发器状态图2018/5/5 9数字电子4特性方程式在有些场合，已知输入信号 J、 K和 CP的波形，根据触发器的逻辑功能画出 Q和 的波形是比较直观的。对于主从 JK触发器来说，画工作波形时要注意，触发器的状态改变发生在时钟脉冲 CP的下降沿时刻，在其他任何瞬时，触发器的状态都不会改变。2018/5/5 10
