1、计算机组成原理试题 3 一、选择题（共 20 分，每题 1 分）1直接、间接、立即三种寻址方式指令的执行速度，由快至慢的排序是_。A直接、立即、间接；B直接、间接、立即；C立即、直接、间接；D立即、间接、直接。2存放欲执行指令的寄存器是_。AMAR；BPC；CMDR ；DIR。3在独立请求方式下，若有 N 个设备，则_。A有一个总线请求信号和一个总线响应信号；B有 N 个总线请求信号和 N 个总线响应信号；C有一个总线请求信号和 N 个总线响应信号；D有 N 个总线请求信号和一个总线响应信号。4下述说法中_是正确的。A半导体 RAM 信息可读可写，且断电后仍能保持记忆；B半导体 RAM 是易失
2、性 RAM，而静态 RAM 中的存储信息是不易失的；C半导体 RAM 是易失性 RAM，而静态 RAM 只有在电源不掉时，所存信息是不易失的。5DMA 访问主存时，向 CPU 发出请求，获得总线使用权时再进行访存，这种情况称作_。A停止 CPU 访问主存；B周期挪用；CDMA 与 CPU 交替访问；DDMA。6计算机中表示地址时，采用_ 。A原码；B补码；C反码；D无符号数。7采用变址寻址可扩大寻址范围，且_。A变址寄存器内容由用户确定，在程序执行过程中不可变；B变址寄存器内容由操作系统确定，在程序执行过程中可变；C变址寄存器内容由用户确定，在程序执行过程中可变；D变址寄存器内容由操作系统确定
3、，在程序执行过程不中可变；8由编译程序将多条指令组合成一条指令，这种技术称做_。A超标量技术；B超流水线技术；C超长指令字技术；D超字长。9计算机执行乘法指令时，由于其操作较复杂，需要更多的时间，通常采用_控制方式。A延长机器周期内节拍数的；B异步；C中央与局部控制相结合的；D同步；10微程序放在_中。A存储器控制器；B控制存储器；C主存储器；DCache。11在 CPU 的寄存器中， _对用户是完全透明的。A程序计数器；B指令寄存器；C状态寄存器；D通用寄存器。12运算器由许多部件组成，其核心部分是_。A数据总线；B算术逻辑运算单元；C累加寄存器；D多路开关。13DMA 接口_。A可以用于主
4、存与主存之间的数据交换；B内有中断机制；C内有中断机制，可以处理异常情况；D内无中断机制14CPU 响应中断的时间是_。A中断源提出请求；B取指周期结束；C执行周期结束；D间址周期结束。15直接寻址的无条件转移指令功能是将指令中的地址码送入_。APC；B地址寄存器；C累加器；DALU 。16三种集中式总线控制中，_方式对电路故障最敏感。A链式查询；B计数器定时查询；C独立请求；D以上都不对。17一个 16K32 位的存储器，其地址线和数据线的总和是_。A48；B46；C36；D3218以下叙述中错误的是_。A指令周期的第一个操作是取指令；B为了进行取指令操作，控制器需要得到相应的指令；C取指令
5、操作是控制器自动进行的；D指令第一字节含操作码。19主存和 CPU 之间增加高速缓冲存储器的目的是_。A解决 CPU 和主存之间的速度匹配问题；B扩大主存容量；C既扩大主存容量，又提高了存取速度；D扩大辅存容量。20以下叙述_是错误的。A一个更高级的中断请求一定可以中断另一个中断处理程序的执行；BDMA 和 CPU 必须分时使用总线；CDMA 的数据传送不需 CPU 控制；DDMA 中有中断机制。二、填空（共 20 分，每空 1 分）1设 24 位长的浮点数，其中阶符 1 位，阶码 5 位，数符 1 位，尾数 17 位，阶码和尾数均用补码表示，且尾数采用规格化形式，则它能表示最大正数真值是 A
6、 ，非零最小正数真值是 B ，绝对值最大的负数真值是 C ，绝对值最小的负数真值是 D （均用十进制表示） 。2变址寻址和基址寻址的区别是：在基址寻址中，基址寄存器提供 A ， 指令提供 B ； 而在变址寻址中，变址寄存器提供 C ，指令提供 D 。 3影响流水线性能的因素主要反映在 A 和 B 两个方面。4运算器的技术指标一般用 A 和 B 表示。5 缓存是设在 A 和 B 之间的一种存储器，其速度 C 匹配，其容量与 D 有关。6CPU 响应中断时要保护现场，包括对 A 和 B 的保护，前者通过C 实现，后者可通过 D 实现。三、名词解释(共 10 分，每题 2 分)1微程序控制 2存储器
7、带宽 3RISC 4中断隐指令及功能 5机器字长 四、计算题（5 分）已知：两浮点数 x = 0.1101210，y = 0.1011201 求：x + y五、简答题（共 20 分）1完整的总线传输周期包括哪几个阶段？简要叙述每个阶段的工作。 （4 分）2除了采用高速芯片外，从计算机的各个子系统的角度分析，指出 6 种以上（含 6 种）提高整机速度的措施。 （6 分）3某机有五个中断源，按中断响应的优先顺序由高到低为 L0,L1,L2,L3,L4，现要求优先顺序改为 L3,L2,L4,L0,L1，写出各中断源的屏蔽字。 （5 分）中断源 屏蔽字0 1 2 3 4L0L1L2L3L44某机主存容
8、量为 4M16 位，且存储字长等于指令字长，若该机的指令系统具备120 种操作。操作码位数固定，且具有直接、间接、立即、相对四种寻址方式。 （5 分）（1）画出一地址指令格式并指出各字段的作用；（2）该指令直接寻址的最大范围（十进制表示） ；（3）一次间址的寻址范围（十进制表示） ；（4）相对寻址的位移量（十进制表示） 。六、问答题（共 15 分）1假设 CPU 在中断周期用堆栈保存程序断点，而且进栈时指针减 1，出栈时指针加1。分别写出组合逻辑控制和微程序控制在完成中断返回指令时，取指阶段和执行阶段所需的全部微操作命令及节拍安排。 （8 分）2画出 DMA 方式接口电路的基本组成框图，并说明
9、其工作过程（以输入设备为例） 。（7 分）七、设计题（10 分）设 CPU 有 16 根地址线， 8 根数据线，并用 作访存控制信号（低电平有效） ，用MREQ作读/写控制信号（高电平为读，低电平为写） 。现有下列存储芯片：1K4 位WRRAM；4K8 位 RAM；8K 8 位 RAM；2K 8 位 ROM；4K 8 位 ROM；8K8 位ROM 及 74LS138 译码器和各种门电路，如图所示。画出 CPU 与存储器的连接图，要求Y0Y7为 变 量 输 出 端Y7G1G2AG2BCBA Y6Y074 138译 码 器G1, 2A, G2B,为 控 制 端C,B,A为 变 量 输 入 端1 0
10、0.1101y补 = 00,01; 00.1011 对阶 （2 分）j补 = jx补 - jy补= 00,10 + 11,11 = 00,01即 j = 1，表示 y 的阶码比 x 的阶码小 1，因此将 y 的尾数向右移 1 位，阶码相应加 1,即= 00,10; 00.0101补这时 的阶码与x 补 的阶码相等，阶差为 0，表示对阶完毕。y 求和 （2 分）00.1101+ 11.010101.0010 补ySx 即x+y 补 = 00,10; 01.0010 右规（ 1 分） 运算结果两符号位不等，表示尾数之和绝对值大于 1，需右规，即将尾数之和向右移1 位，阶码加 1，故得x+y补 =
11、00,11; 00.1001则 x+y = 0.1001211五、简答题（共 20 分）1 （4 分）答：总线在完成一次传输周期时，可分为四个阶段： 申请分配阶段：由需要使用总线的主模块（或主设备）提出申请，经总线仲裁机构决定下一传输周期的总线使用权授于某一申请者；（1 分）寻址阶段：取得了使用权的主模块，通过总线发出本次打算访问的从模块（或从设备）的存储地址或设备地址及有关命令，启动参与本次传输的从模块；（1 分）传数阶段：主模块和从模块进行数据交换，数据由源模块发出经数据总线流入目的模块；（1 分）结束阶段：主模块的有关信息均从系统总线上撤除，让出总线使用权。 （1 分）2 （6 分，每写
12、出一种给 1 分，最多 6 分）答：针对存储器，采用高速芯片针对存储器，可以采用 Cache-主存层次的设计和管理提高整机的速度；针对存储器，可以采用多体并行结构提高整机的速度；针对控制器，可以通过指令流水设计技术提高整机的速度；针对控制器，可以通过超标量设计技术提高整机的速度；针对运算器，可以对运算方法加以改进，如两位乘，或用快速进位链；针对 I/O 系统，可以运用 DMA 技术不中断现行程序，提高 CPU 的效率。3 （5 分）答：（每写对一个屏蔽字 1 分）设屏蔽位为“1”时表示对应的中断源被屏蔽，屏蔽字排列如下：中断源 屏蔽字0 1 2 3 4L0L1L2L3L41 1 0 0 00
13、1 0 0 01 1 1 0 11 1 1 1 11 1 0 0 14 （5 分）答：（1） 一地址指令格式为（1 分）OP M AOP操作码字段，共 7 位，可反映 120 种操作；M 寻址方式特征字段，共 2 位，可反映 4 种寻址方式；A 形式地址字段，共 16 7 2 = 7 位 （1 分）（2） 直接寻址的最大范围为 27 = 128 （1 分）（3） 由于存储字长为 16 位，故一次间址的寻址范围为 216 = 65536 （1 分）（4） 相对寻址的位移量为 64 + 63 （1 分）六、 （共 15 分）问答题1 （8 分）答：假设进栈操作是先修改堆栈指针后存数，则出栈操作是先
14、读数后修改堆栈指针。（1）完成中断返回指令组合逻辑控制的微操作命令及节拍安排（4 分）取指阶段T0 PCMAR ，1RT1 M(MAR) MDR，(PC) + 1PCT2 MDRIR，OP(IR) ID执行阶段T0 SPMAR，1RT1 M(MAR) MDRT2 MDRPC ，(SP) + 1SP（2）完成中断返回指令微程序控制的微操作命令及节拍安排（4 分）取指阶段T0 PCMAR ，1RT1 Ad(CMDR) CMART2 M(MAR) MDR，(PC) + 1PCT3 Ad(CMDR) CMART4 MDRIRT5 OP(IR) 微地址形成部件CMAR执行阶段T0 SPMAR，1RT1
15、Ad(CMDR) CMART2 M(MAR) MDRT3 Ad(CMDR) CMART4 MDRPC ，(SP) + 1SPT5 Ad(CMDR) CMAR2 （7 分）答：DMA 方式接口电路的基本组成框图如下：（3 分）以数据输入为例，具体操作如下：（4 分） 从设备读入一个字到 DMA 的数据缓冲寄存器 BR 中，表示数据缓冲寄存器“ 满”（如果 I/O 设备是面向字符的，则一次读入一个字节，组装成一个字） ； 设备向 DMA 接口发请求（ DREQ） ； DMA 接口向 CPU 申请总线控制权（HRQ ） ； CPU 发回 HLDA 信号，表示允许将总线控制权交给 DMA 接口； 将
16、DMA 主存地址寄存器中的主存地址送地址总线； 通知设备已被授予一个 DMA 周期（DACK） ，并为交换下一个字做准备； 将 DMA 数据缓冲寄存器的内容送数据总线； 命令存储器作写操作； 修改主存地址和字计数值； 判断数据块是否传送结束，若未结束，则继续传送；若己结束， （字计数器溢出） ，则向 CPU 申请程序中断，标志数据块传送结束。七、设计题（共 10 分） 答：（1）将 16 进制地址范围写成二进制地址码，并确定其总容量。 （2 分）11010 00010 AAA012345678912345 （2）根据地址范围的容量以及该范围在计算机系统中的作用，选择存储芯片。由 6000H67FFH 系统程序区的范围，应选 1 片 2K8 位的 ROM（1 分）用户程序区1K8 位系统程序区2K8 位由 6800H6BFFH 用户程序区的范围，应选 2 片 1K4 位的 RAM 芯片（1 分）（3）存储芯片的片选逻辑图（6 分）D3G12AG2BCBAY5Y4A1415A121D740WRMREQ13A109A0 2K8位ROMD7 D0 1K4位RAMD7 D4 1K4位RAMD3 D0A10 A0 A9 A0 A9 A0&
