1、 2008 飞兆半 导体 使用说明书 AN-6076 供高电压栅极驱动器 IC 使用的自举电路的设计和使用准则 Rev. 1.0.0 6/8/09 1. 引言 本 文讲述 了一种运 用于功 率型 MOSFET 和 IGBT 设计 高 性能自举式栅极驱动电路的系统方法 ， 适用于高频率 ， 大功率及高效率的开关应用场合 。 不同经验的电力电子 工程师们都能从中获益 。 在大多数开关应用中 ， 开关功 耗主要取决于开关速度 。 因此 ， 对于绝大部分本文阐述 的大功率开关应用 ， 开关特性是非常重要的 。 自举式电 源是一种使用最为广泛的 ， 给高压栅极驱动集成电路 (IC) 的高端栅极驱动电
2、路供电的方法。 这种自举式电源 技术具有简单 ， 且低成本的优点 。 但是 ， 它也有缺点 ， 一是占空比受到自举电容刷新电荷所需时间的限制 ， 二 是当开关器件的源极接负电压时 ， 会发生严重的问题 。 本文分析了最流行的自举电路解决方案；包括寄生参 数 ，自举 电阻和电 容对浮 动电源 充电的 影响。 2. 高速栅极驱动电路 2.1 自 举栅极 驱动技 术 本节重点讲在不同开关模式的功率转换应用中 ， 功率型 MOSFET 和 IGBT 对自举 式栅极 驱动电 路的要 求。当 输 入 电平不 允许高端 N 沟道 功率型 MOSFET 或 IGBT 使用 直接式栅极驱动电路时 ， 我们就可以
3、考虑自举式栅极驱 动技术 。 这种方法被用作栅极驱动和伴发偏置电路 ， 两 者都以主开关器件的源极作为基准 。 驱动电路和偏置电 路都在相对于器件源极的两个输入电压之间摆动 。 但 是 ， 驱动电路和它的浮动偏置可以通过低压电路实现 ， 因为输入电压不会作用到这些电路上 。 驱动电路和接地 控制信号通过一个电平转换电路相连 。 该电平转换电路 必须允许浮动高端和接地低端电路之间存在高电压差和 一 定的电 容性开关 电流。 高电 压栅极 驱动 IC 通 过独特 的 电平转换设计差分开 。 为了保持高效率和可管理的功 耗 ， 电平转换电路在主开关导通期间 ， 不能吸收任何电 流 。 对于这种情况
4、， 我们经常使用脉冲式锁存电平转换 器 ，如图 1 所示 。 图 1. 高端驱动集成电路的电平转换器 2.2 自 举式驱 动电路 工作原 理 自举式电路在高电压栅极驱动电路中是很有用的 ， 其工 作原 理如下 。 当 V S 降低 到 IC 电源 电压 V DD 或 下拉至 地 时 （低 端开关 导通， 高端开 关关断 ） ， 电 源 V DD 通过 自 举 电阻， R BOOT ，和自 举二 极管， D BOOT ， 对 自举 电容 C BOOT ， 进行 充电， 如 图 2 所示 。 当 V S 被高端 开关上 拉 到一 个较高 电压时 ，由 V BS 对 该自举 电容充 电，此 时， V
5、 BS 电 源浮动 ，自举 二极管 处于反 向偏置 ，轨电 压 （ 低 端开 关关断 ， 高端 开关导 通） 和 IC 电源 电压 V DD ，被 隔 离开 。 图 2. 自举式电源电路 UVLO R R S Q V B HO V S IN COM V DD Q1 Q2 RG2 RG1 D BOOT C BOOT I LOAD R BOOT V DD LO HO V B V S AN-6076 使用说 明书 2008 飞 兆半导 体 Rev. 1.0.0 6/8/09 2 2.3 自 举式电 路的缺 点 自举式电路具有简单和低成本的优点 ， 但是 ， 它也有一 些局 限。 占空 比和导 通时
6、间 受限于 自举电 容 C BOOT ，刷 新电荷 所 需时 间的限 制。 这个电路最大的难点在于 ： 当开关器件关断时， 其源极的 负电压会使负载电流突然流过续流二极管，如图 3 所示。 该负电压会给栅极驱动电路的输出端造成麻烦 ， 因为它 直接影响驱动 电路或 PWM 控制集成电 路的源极 V S 引 脚 ， 可能会明显地将某些内部电路下拉到地以下 ， 如图 4 所示 。 另外一个 问题是 ， 该负电 压的转 换可能 会使自 举 电容 处于过 压状态 。 自举 电容 C BOOT ， 通过自 举二极 管 D BOOT ，被 电 源 V DD 瞬间 充电。 由于 V DD 电源以 地作为 基
7、准， 自 举电容 产生的 最大电 压 等于 V DD 加上源 极上的 负电压 振幅。 图 3. 半桥式应用电路 图 4. 关断期间的 V S波形 2.4 V S 引 脚产生 负电压 的原因 如图 5 所示 ， 低端 续流二 极管的 前向偏 置是已 知的将 V S 下低到 COM （地 ）以下 的原因 之一。 主要问题出现在整流换向期间 ， 仅仅在续流二极管开始 箝压之 前。 在这种 情况下 ， 电感 LS1 和 LS2 会将 V S 压低到 COM 以 下，甚 至超过 如上所 述的位 置或正 常稳态 。 该负电压的放大倍数正比于寄生电感和开关器件的关断 速度， di/dt ；它 由栅极 驱动电
8、 阻， R GATE和开关 器件的 输入电 容， C iss决定 。 C gs 和 C gd的 和，称 为密勒 电容。 图 5. 降压转换器 图 6 描述 了高端 N 沟道 MOSFET 关断期 间的电 压波形 。 图 6. 关断期间的波形 LO COM HO VS i free VDD VB Q1 Q2 RG2 RG1 Ls1 Ls2 HIN LIN HIN LIN i Load C BOOT D BOOT R BOOT C IN -V S t HIN t V S-COM Q1 V B IN GND HO V S V DD D1 HVIC V CC V DC D BOOT C BOOT R
9、GATE C DRV C OUT L S1 L S2 C C i LOAD i Free A B GND - V S V OUT V DC+V GS V DC V BS A B C V GS =B-C AN-6076 使用说 明书 2008 飞 兆半导 体 Rev. 1.0.0 6/8/09 3 2.5 V S 引脚 电压下 冲的影 响 如果电压下冲幅度超过规定的绝对最大额定值 ， 栅极驱 动集成电路受到损害 ， 或者栅极驱动集成电路暂时锁存 现态 。 图 7 显示高 端输出 信号没 有随输 入信号 而改变 但发生 闭 锁现象 ， 此时 ， 半桥电路中的外部主高端和低端开关处 于短 路状态
10、。 图 7. 闭锁情况下的波形 如果 VS 电 压下冲 没有超 过规定 的绝对 最大额 定值， 栅 极 驱动 IC 不 会受到 损害。 然而， 当 VS 处于如图 8 所示 的 下冲状态时 ， 高端输出不会对输入转换作出响应 。 在这 种情况下 ， 高端栅极驱动电路的电平转换器不会受到工 作电压余量不足的影响 。 需要注意的是 ， 大多数事实证 明高 端通常 不需要 在一个 开关动 作之后 立即改 变状态 。 图 8. 信号丢失情况下的波形 2.6 考虑闭 锁效应 最完整的高电压栅极驱动集成电路都含有寄生二极管 ， 它被前 向或反 向击穿 ， 就可能导 致寄生 SCR 闭锁。 闭锁 效应的最终
11、结果往往是无法预测的 ， 破坏范围从器件工 作时常不稳定到完全失效 。 栅极驱动集成电路也可能被 初次过压之后的一系列动作间接损坏 。 例如 ， 闭锁导致 两输出驱动同时置于高态 ， 造成交叉传导 ， 从而导致开 关故障 ， 并最终使栅极驱动器集成电路遭受灾难性破 坏。如 果功率转换电路 和 / 或栅极驱动 集成电路受到破 坏 ， 这种失效模式应被考虑成一个可能的根本原因 。 下 面的理 论极限 可用来 帮助解 释V S 电 压严重 不足和 由此产 生闭锁 效应之 间的关 系。 在第一 种情况 中，使 用了一 个 “ 理想自 举电路 ” ，该电 路的 V DD 由 一个零 欧姆电 源驱动 ，
12、通过一 个理想 二极管 连接到 V B ，如 图 9 所示。 当大电 流流过 续流二 极管时 ， 由于 di/dt 很大，V S 电 压将低于 地电压 。 这 时， 闭 锁危险 发 生了，因为 栅 极驱 动 器内 部 的寄 生 二极 管 D BS ，最 终 沿 V S 到 V B 方 向导通 ， 造 成下冲 电压与 V DD 叠加， 使得 自举电 容被过 度充电 ，如图 10 所示。 例如： 如果 V DD =15V ， VS 下冲超 过 10V ，迫使 浮动电 源电压 在 25V 以上 ， 二极 管 D BS 有 被击穿 的危险 ， 进而 产生闭 锁。 图 9. 情况 1 ：理想自举电路 图
13、 10. 情况 1 的 V B 和 V S 波形 COM V B V S V DD D BS V S GND V B V BSAN-6076 使用说 明书 2008 飞 兆半导 体 Rev. 1.0.0 6/8/09 4 假想自举电源被理想浮动电源替代 ， 如图 11 所示 ， 这 时， V BS 在 任何情 况下都 是恒定 的。注 意利用 一个低 电 阻辅助电源替代自举电路 ， 就能实现这种情况 。 这时 ， 如果 V S 过 冲超过 数据表 (datasheet) 规定 的最大 V BS 电 压， 闭锁危 险就会 发生， 因为寄 生二极 管 D BCOM 最终 沿 COM 端到 V B
14、方向 导通， 如图 12 所示 。 图 11. 情况 2 ：理想浮动电源 图 12. 情况 2 的 V B 和 V S 波形 一种实用的电路可能处在以上两种极限之间 ， 结果是 V BS 电压 稍微增 大，和 V B 稍低 于 V DD ，如图 13 所示 。 图 13. V B 和 V S 的典型响应 准确地说 ， 任何一种极限情况都是流行的 ， 检验如下 。 如果 V S 过 冲持续 时间超过 10 个纳 秒，自 举电容 C BOOT 被过充电 ， 那么高端栅极驱动器电路被过电压应力破 坏， 因 为 VBS 电压超过了数据表指定的绝对最大电压 (V BSMAX ) 。 设计一 个自举 电路
15、时 ， 其输 出电压 不能超 过 高端 栅极驱 动器的 绝对最 大额定 电压。 2.7 寄生电 感效应 负电压 的振幅 是： 为了减小流过寄生电感的电流随时间变化曲线的斜度 ， 要使等 式 1 中的导数 项最小 。 例如：一个 10 安培， 25V 的栅极驱动器，它的寄生电 感是 100nH， 如果在 50ns 内开关， 那么 V S 与地之间的 负电压尖峰是 20V 。 3. 自举部件的设计流程 3.1 选择自 举电容 自举电 容 (C boot ) 在低 端驱动 器导通 ，输出 电压低 于栅极 驱动器 的电源 电压 (V DD ) 时 每次都 被充电 。自举 电容仅 当高端开关导通的时候放
16、电 。 自举电容给高端电路提供 电源 (V BS )。 首先 要考虑 的参数 是高端 开关处 于导通时 ， 自举电容的最大电压降。 允许的最大电压降 (V BOOT ) 取决 于要保持的最小栅极驱动电压 （ 对于高端开关 ） 。 如果 V GSMIN 是最小的栅 - 源极电压，电容的电压降必须是： 其中：V DD = 栅极驱 动器的 电源电压 ；和V F = 自举 二极管 正向电压 降 V 计算自 举电容 为： 其中 Q TOTAL 是 电容器 的电荷 总量。 自举电 容的电 荷总量 通过等 式 4 计算 ： (4) 其中： Q GATE= 栅极电 荷的总 量I LKGS= 开关 栅 - 源级
17、漏 电流；I LKCAP= 自举电 容的漏 电流；I QBS= 自 举电路 的静态 电流；I LK= 自举电 路的漏 电流； Q LS = 内 部电平 转换器 所需要 的电荷 ， 对于 所有的 高压栅 极驱动 电路， 该值为 3nC ； COM V B V S V CC D BCOM V CC V S GND V B V B COM V S GND V B V B COMVBS (1) dt di S S FDBOOT RBOOT L L V V COM ) ( ) ( V 2 1 S + + = (2) GSMIN F DD BOOT V V V V = (3) BOOT TOTAL BOO
18、T V Q C = LS ON LKDIODE LK QBS LKGS LKCAP GATE TOTAL Q t I I I I I Q Q + + + + + + = ) (AN-6076 使用说 明书 2008 飞 兆半导 体 Rev. 1.0.0 6/8/09 5 t ON= 高端 导通时 间；和I LKDIODED= 自 举二极 管的漏 电流； 电容器的漏电流 ， 只有在使用电解电容器时 ， 才需要考 虑， 否则， 可以忽 略不计 。 3.2 选 择自举 电阻 当使 用外部 自举电 阻时， 电阻 R BOOT带 来一个 额外的 电 压降 ： 其中 ： I CHARGE= 自 举电容
19、的充电 电流； R BOOT = 自举电 阻；和 t CHARGE = 自 举电容 的充电 时间 ( 低 端导通 时间 ) 该电 阻值 （一 般 510 ） 不 能太大 ， 否 则会增 加 V BS 时 间常 数。当 计算最 大允许 的电压 降 (V BOOT ) 时 ，必须 考 虑自举二极管的电压降 。 如果该电压降太大或电路不能 提供足够的充电时间 ， 我们可以使用一个快速恢复或超 快恢 复二极 管。 例如 ： 当使用外部自举二极管时， 估算自举电容的大小。 栅极 驱动 IC=FAN7382 （ 飞兆） 开关 器件 =FCP20N60 （ 飞兆） 自举 二极管 =UF4007 V DD =
20、15V Q GATE= 98nC （ 最大值 ） I LKGS= 100nA （ 最大值 ） I LKCAP= 0 （ 陶瓷电 容） I QBS= 120A （ 最大值 ） I LK= 50A （ 最大值） Q LS= 3nC T ON =25s （f s =20KHz， 占空比 =50% ） I LKDIODE= 10nA 如果自举电容器在高端开关处于开启状态时 ， 最大允许 的电 压降是 1.0V ， 最小电 容值通 过等式 3 计算 。自举 电容计 算如下 ： 外部二 极管导 致的电 压降大 约为 0.7V 。假 设电容 充电时 间等于 高端导 通时间 （占 空比 50% ） 。根 据不
21、同 的自举 电容值 ，使用 以下的 等式： 推荐的 电容值 是 100nF 570nF ， 但 是实际 的电容 值必须 根据使用的器件来选择 。 如果电容值过大 ， 自举电容的 充电时间减少 ， 低端导通时间可能不足以使电容达到自 举电压 。 4. 考虑自举应用电路 4.1 自举启 动电路 如图 1 所示， 自举电 路对于 高电压 栅极驱 动器是 很有用 的。但 是， 当 主 要 MOSFET (Q1) 的源极和自举电容 (C BOOT ) 的负偏置节点位于输出电压时 ， 它有对自举电 容进行初始化启动和充电受限的问题。 启动时， 自举二 极管 (D BOOT ) 可能处于反偏，主要 MOSF
22、ET (Q1) 的导 通时间不足，自举电容不能保持所需要的电荷，如图 1 所示。 在某些应用中 ， 如电池充电器 ， 输出电压在输入电源加 载到转换器之前可能已经存在了 。 给自举电容 (C BOOT ) 提供初始电荷也许是不可能的 ， 这取决于电源电压 (V DD ) 和输出电 压 (V OUT ) 之间的 电压差 。 假设输 入电压 (V DC ) 和输出 电压 (V OUT ) 之 间有足 够的电 压差， 由启动 电阻 (R START )， 启动二极管 (D START ) 和齐纳二极管 (D START ) 组 成的电 路，可 以解决 这个问 题，如 图 14 所 示。 在此 启动电
23、 路中， 启动 二极管 D START 充当次 自举二 极管 ， 在上电时对自举电容 (C BOOT ) 充 电 。自 举 电 容 (C BOOT ) 充电后 ， 连接到 齐纳二极 管D Z ， 在正常 工作时 ， 这个电 压应该 大于驱 动器的 电源电 压 (V DD ) 。启 动电阻 限制了自举电容的充电电流和齐纳电流 。 为了获得最大 的效率 ， 应该选择合适的启动电阻值使电流极低 ， 因为 电路中 通过启 动二极 管的自 举路径 是不变 的。(5) CHARGE BOOT CHARGE RBOOT t R I V =(6) 10 2 . 105 ) 10 3 ( ) 10 25 ( )
24、 10 10 10 50 10 120 10 100 ( ) 10 98 ( 9 9 6 9 6 6 9 9 C Q Total = + + + + + =(7) 105 1 10 2 . 105 9 nF V Q C BOOT TOTAL BOOT = = (8) V BOOT Q TOTAL C BOOT - =100nF V BOOT 1.05 V =150nF V BOOT 0.7 V =220nF V BOOT 0.48 V =570nF V BOOT 0.18 V =AN-6076 使用说 明书 2008 飞 兆半导 体 Rev. 1.0.0 6/8/09 6 图 14. 简单的
25、自举启动电路 4.2 自 举二极 管串联 电阻 在第 一个选 项中， 自举电 路包括 一个小 电阻， R BOOT ，它 串联 了一个 自举二 极管， 如 图15 所示 。 自 举电 阻R BOOT ， 仅在 自举充 电周期 用来限 流。 自举 充电周 期表示 V S 降到 集成 电路电 源电压 V DD 以下， 或 者 VS 被拉低 到地 （ 低 端开 关导通 ，高端 开关关 闭） 。电 源 V DD ，通 过自举 电 阻 R BOOT 和 二极管 D BOOT ， 对自 举电容 C BOOT 充电 。 自 举二 极管的 击穿电 压 (BV) 必须 大于 V DC ， 恢复 时间足 够 快，
26、 以减少 自举电 容反馈 给电源 V CC 的 电荷。 图 15. 添加一个串联 D BOOT 的电阻 这是一种简单的 ， 限制自举电容初次充电电流的方法 ， 但是 它也有 一些缺 点。 占 空比受 限于自 举电容 C BOOT 刷 新电荷所 需要的时间，还有启动问题。该电阻值 （ 一般 510 ）不 能太大 ，否则 会增加 V BS 时 间常数 。最低 导 通时间 ， 即给自举电容充电或刷新电荷的时间 ， 必须匹 配这个时间常数 。 该时间常数取决于自举电阻 ， 自举电 容和 开关器 件的占 空比， 用下面 的等式 计算： 其中 R BOOT 是自举 电阻； C BOOT 是自举 电容； D
27、 是占 空比 。 例如，R BOOT =10 ，C BOOT =1F 和 D=10% ；时间 常数计 算如下 ： 即使连接一个合理的大自举电容和电阻 ， 该时间常数可 能增大 。 这种方法能够缓解这个问题 。 不幸的是 ， 该串 联电阻不能解决过电压的问题 ， 并且减缓了自举电容的 重新充 电过程 。 4.3 V S 与 V OUT 之间的 电阻 在第二 个选项 中， 自举电 路的 V S 和 V OUT 之 间， 添加上 一个小 电阻 R VS ，如 图 16 所示 。R VS的建 议值在 几个欧 姆左右 。 图 16. 在自举电路中，增加 R VS R VS 不仅用 作自举 电阻， 还 用
28、作导 通电阻 和关断 电阻， 如 图 17 。 自举电 阻，导 通电阻 和关断 电阻通 过下面 的等式 计算： 图 17. 导通和关断的电流路径 R BOOT D BOOT C BOOT C OUT D L Q1 V OUT V DC V DD D START R START D Z R GATE COM HIN V S V B HO V DD Q1 V B IN GND HO V S V CC L1 IN D1 HVIC V CC V DC D BOOT C BOOT R GATE C DRV C OUT R BOOT R VS V OUT(9) R BOOT C BOOT D - - s
29、=(10) R BOOT C BOOT D - - 10 1 6 0.1 - - 1 0 0 s = Q1 V B IN GND HO V S V CC L1 IN D1 HVIC V CC V DC D BOOT C BOOT R GATE C DRV C OUT R BOOT R VS V OUTR BOOT R BOOT R VS + =(11)R ON R GATE R VS + =(12)R OFF R GATE R VS + =(13) Q1 V B IN GND HO V S V CC L1 IN D1 V CC D BOOT C BOOT R GATE C DRV C OUT
30、R BOOT R VS V OUT I BCHG I TURN-ON I TURN-OFFAN-6076 使用说 明书 2008 飞 兆半导 体 Rev. 1.0.0 6/8/09 7 4.4 V S 箝压 二极管 和重布 置栅 极电阻 在第 三个选 项中， 自 举电路 把栅极 电阻重 新布置 到 V S 和 V OUT 之间 ，并且 在 V S 和 地之间 增加一 个低正 向压降 的 肖特 基二极 管， 如图 18 所示。V B 和 V S 之间 的电压 差， 应保持在数据表规定的绝对最大额定值范围内 ， 并且必 须符 合下列 等式： 图 18. 箝位结构 4.5 重 布置栅 极电阻 ；双
31、重 目的 栅极 电阻设 置了 MOSFET 的导通 速度和 关断速 度， 限 制 了在主开关源极的电压负向瞬变时 ， 肖特基二极管的电 流。 另外 ， 连 接到 C BOOT 两 端的双 二极管， 确 保自举 电 容不会出现过电压 。 该电路唯一的潜在危险是 ， 自举电 容的 充电电 流必须 流过栅 极电阻 。C BOOT和 R GATE 的时 间常数 ， 减缓了电容重新充电过程 ， 这可能是一个类似 PWM 占 空比的 限制因 素。 第四 个选择 ， 包 括在 V S和 V OUT 之 间， 重新布 置一个 栅 极电 阻， 以及 在 V S 和地 之间放 置一个 箝压器 件， 如图 19 所
32、示 ， 布置 了一个 齐纳二 极管和 600V 二极 管。 根据下 列 规则 ，量化 齐纳电 压： 图 19. 带齐纳二极管的箝压结构 5. 选择 HVIC 电流能力 对于每一种额定驱动电流 ， 计算指定时间内所能切换的 最大栅 极电荷 Q G ，如表 1 所示 。 表 1. HVIC 电流驱 动能力 实例 说明： 1. 一个单 通道 4A 的 HVIC，等 同一个 双通道 2A 的 HVIC ！ 例如， 100ns 的开关时 间是： 100KHz 时，转 换电路 开关周 期的 1% ； 300KHz 时，转 换电路 开关周 期的 3% ； 1. 所需的额定栅极驱动电流取决于在开关时间 t S
33、W-ON/ OFF 内， 必须移 动的栅 极电荷 数 Q G （因 为开关 期间的 平均 栅极电 流是 I G ） : 2. 最 大栅极 电荷 Q G ，从 MOSFET 数 据表得 到。 如果实 际的栅 极驱动 电压 V GS与规 格表中 的测试 条件不 同， 我们可 以用 V GS 与 Q G关系曲 线的值 代替。 数据表 中的 值乘上 并联的 MOSFET 数 量就是所 需的值 。 3. t SW_ON/OFF 表示 所需的 MOSFET 开关 速度。 如 果该值 未知， 取开关 周期 t SW 的 2% ： 如果 通道 (V-I) 开 关损耗 主要受 开关转 换 （导通 或关断 ） 支
34、配，需要根 据转 换调 整驱动 器。 对 于受箝 制的 电感 性 开关 （通常 情况） ， 每次 转换的 通道开 关损耗 估算如 下 ： 其中 V DS和 I D 是 每个开 关间期 的最大值 。 4. 栅 极驱动 器的近 似电流 驱动能 力计算如 下 (1) 拉电流 能力 （导通 ）(14) max _abs BS S B V V V Q1 V B IN GND HO V S V CC L1 IN D1 HVIC V CC V DC D BOOT C BOOT R GATE C DRV C OUT D SCHT V OUT(15) V B V S V BS ABSMAX , Q1 V B I
35、N GND HO V S V DD L1 IN D1 HVIC V CC V DC D BOOT C BOOT R GATE C DRV C OUT V OUT D2 D Z 需要 的额定 电流 开 关时间 (t SW_ON/OFF ) 100ns 50ns 最大 栅极电 荷 (Q G, M A X ) 2A 133nC 67nC 4A 267nC 133nC 9A 600nC 300nC(16) off on sw G SW AV G t Q I / _ . . =(17) t SWON OFF , 0.02 t SW 0.02 f SW - - =(18) E SW 0.5V DS I D
36、 t SW Joules =(19) I SOURCE 1.5 Q G t SW ON , - - AN-6076 使用说 明书 2008 飞 兆半导 体 Rev. 1.0.0 6/8/09 8 (2) 灌电 流能力 （关断 ） 其中 ： Q G =V GS= V DD 时， MOSFET 的栅极 电荷； t SW_ON/OFF =MOSFET 开关导 通 / 关 断时间 ；和 1.5= 经 验因子 （ 受通过 驱动器 输入级 的延迟 和寄生 效 应 的影响 ） 6. 栅极电阻设计流程 输出晶体管的开关速度受导通和关断栅极电阻的控制 ， 这些电阻控制了栅极驱动器的导通和关断电流 。 本节描
37、述了有关栅极电阻的基本规则 ， 通过引入栅极驱动器的 等效 输出电 阻来获 取所需 的开关 时间和 速度。 图 20 描述 了栅极驱动器的等效电路和在导通和关断期间的电流流 动路 径，其 中包括 栅极驱 动器和 开关器 件。 图 20. 栅极驱动器的等效电路 图 21 显示 了开关 器件在 导通和 关断期 间的栅 极 - 电荷 传 输特 性。 图 21. 栅极电荷传输特性 6.1 量化导 通栅极 电阻 根据开 关时间 t sw ， 选择 导通闸 极电阻 R g(ON) ， 以 获得所 需的开关时间 。 根据开关时间确定电阻值时 ， 我们需要 知道电源电压 V DD （或 V BS ） ， 栅极
38、驱动器的等效导通电 阻 (R DRV(ON) ) ，和开关器件的参数 (Q gs , Q gd , and V gs(th) ) 。 开关时 间定义 为到达 平台电 压 （给 MOSFET 提供 了总共 Q gd+ Q gd的电 荷）末 端所花费 的时间 ，如图 21 所示 。 导通栅 极电阻 计算如 下： 其中 R g(ON)是 栅极导 通电阻 ， R DRV(ON)是 驱动器 的等效 导通电 阻。 6.2 输出电 压斜率 导通栅 极电阻 R g(ON)通过 控制输 出电压斜 率 (dV OUT /dt) 来决定 。 当输出电压是非线性时 ， 最大输出电压斜率可 以近似 为： 插入变 形表达
39、 式 I g(avr) ， 并整理 得到： 其中 C gd(off) 是密 勒效应 电容， 在数据 表中定 义为 C rss 。 6.3 量化关 断栅极 电阻 在量化 关断电 阻时， 最坏的 情况是 当 MOSFET 漏 极处于 关断时 ，外部 动作迫 使电阻 整流。 在这种 情况下 ， 输出 节点的 dV/dt ， 诱导一 股寄生 电流穿 过 C gd ，流 向 R G(OFF) 和 R DRV(OFF) ，如 图 22 所示 。 下面阐 述了， 当输出 dv/dt 是由伴 随 MSOFET 的 导通造 成时， 如何量 化关断 电阻， 如图 22 示。 因为这个原因 ， 关断阻抗必须根据最坏
40、的应用情况来量 化。下 面的等 式将 MOSFET 栅极阈 值电压 和漏极 dv/dt 关联起 来：(20) I SINK 1.5 Q G t SW OFF , - V DC V DD GND R GATE C gd C gs C gd C ds 1 1 2 VB VS LO HO V DD V BS C gs R G( ON) 2 HVIC V OUT R G( OFF) dV OUT dt dV OUT dt R DRV(ON) R DRV(OFF ) V DS - V V GS - V(21) I ga v r () Q gs Q gd + t SW - - =(22) R TOTAL
41、R gO N () R DRV ON () + V DD V gs + I ga v r () - - =(23) dV OUT dt - - I ga v r () C gd off () - - =(24) R TOTAL V DD V gs th () C gd off () dV OUT dt - - - - =AN-6076 使用说 明书 2008 飞 兆半导 体 Rev. 1.0.0 6/8/09 9 图 22 电流路径：低端开关关断，高端开关导通 重新 整理表 达式得 到： 6.4 设 计实例 使用 飞兆 MOSFET FCP20N60 和 栅极驱 动器 FAN7382 ， 确
42、定 导通和 关断栅 极电阻 。FCP20N60 功率 MOSFET 的 参数 如下： Q gs =13.5nC ， Q gd =36nC ， C gd =95pF ， V GS(th)=5V ， V GS(th)MIN=3V 6.4.1 导 通栅极 电阻 1) 如果 V DD =15V 时 ，所需 的开关 时间是 500ns，计 算 平均 栅极充 电电流 ： 导通 电阻值 大约是 58 。 2)如果V DD =15V 时， dV out /dt=1V/ns ， 总栅 极电阻 计算为 ： 导通电 阻值大 约是 62 。 6.4.2 关断 栅极电 阻 如果 dV out /dt=1V/ns ， 关
43、断栅 极电阻 可计算 为： 7. 考虑功耗 7.1 栅极驱 动器的 功耗 总的功耗包括栅极驱动器功耗和自举二极管功耗 。 栅极 驱动器功耗由静态功耗和动态功耗两部分组成 。 它与开 关频率 ， 高端和低端驱动器的输出负载电容 ， 以及电源 V DD 有关 。 静态功耗是因为低端驱动器的电源 V DD到地的静态电 流 ， 以及高端驱动器的电平转换阶段的漏电流造成的 。 前者取 决于 V S 端的 电压， 后 者仅在 高端功 率器件 导通时 与占空 比成正 比。 动态功耗定义如下 ： 对于低端驱动器 ， 动态功耗有两个 不同的来源 。 一是当负载电容通过栅极电阻充电或放电 时 ， 进入电容的电能有
44、一半耗散在电阻上 。 栅极驱动电 阻的功耗 ， 栅极驱动器内部的和外部的 ， 以及内部 CMOS 电路的 开关功 耗。同 时，高 端驱动 器的动 态功耗 也包括两个不同的来源 。 一个是因为电平转换电路 ， 一 个是因为高端电容的充电和放电 。 这里 ， 可以忽略静态 功耗， 因为 集成电 路的总 功耗主 要是栅 极驱动 IC 的动态 功耗， 可估算 为： 图 23 显 示了当 V DD =15V 时， 根据 不同频 率和负 载电容 ， 估算的栅极驱动器功耗 。 这个曲线可以用来近似栅极驱 动器的 功耗。 V DC V DD GND R GATE C gd C gs C gd C ds 1 2
45、 VB VS LO HO V DD V BS C gs R G( ON) HVIC R G( OFF) R DRV(ON) R DRV(OFF ) dV OUT dt i LOAD (25) dt dV C R R i R R V out gd drv OFF g g OFF DRV OFF g th gs + = + ) ( ) ( ) ( ) ( ) ( ) ( ) (26) ) ( ) ( g(off) R drv out gd th gs R dt dV C V (27) 99 500 5 . 13 36 ) ( mA ns nC nC t Q Q I SW gd gs avr g =
46、 + = + =(28) 101 99 5 15 ) ( ) ( = = = mA I V V R avr g th gs DD Total(29) 43 350 15 ) ( = = mA V I V R SOURCE DD ON DRV(30) 105 10 10 95 5 15 9 12 ) ( ) ( = = = dt dV C V V R OUT off gd th GS DD Total (31) 43 350 15 ) ( = = mA V I V R SOURCE DD ON DRV(32) 23 650 15 ) ( = = mA V I V R SINK DD OFF DRV(33) 6 . 8 23 10 10 95 3 R 9 12 ) ( min ) ( g(off) = = drv out gd th gs R dt dV
