1、3.2 加法器一、实验目的1验证半加器、全加器的逻辑功能； 2学习组合逻辑电路的分析与设计方法。二、实验设备1 计算机、DAQ 卡 PCI-6014、SC-2075 信号调理附件，LabView 和实验配套程序。2 导线若干，74LS00、74LS86、74LS283 芯片。三、预习要求1复习半加器、全加器的逻辑功能；熟悉组合逻辑电路的分析与设计方法。2了解面包板使用的基本方法，了解 SC-2075 信号调理附件上的一排绿色弹簧接口和 BNC 连接器的使用；在实验中使用了数字 I/O 口DIO0DIO7 ，模拟 I/O 口ANALOG INPUTS CH1， CH2。四、实验内容及步骤-1 用
2、异或门 74LS86 和与非门 74LS00 组成半加器74LS00 和 74LS86 的管脚排列见图 3.2.1，图 3.2.1。图 3.2.1 74LS00 管脚排列 图 3.2.2 74LS86 管脚排列根据半加器逻辑表达式：SA B ，C=AB，可由异或门和与非门组成半加器如图 3.2.3所示。1.在 SC-2075 信号调理附件的面包板上找到74LS00、74LS86 芯片，参照图 3.2.1 74LS00 管脚排列和 图3.2.2 74LS86 管脚排列，按图 3.2.3 接线，并将 A、B 、S 、C 端和绿色弹簧接口(A DIO7)、(BDIO6)、(SDIO1) 、(CDIO
3、0)连接；同时并将 S 端连接到 BNC 连接器ANALOG INPUTS CH1(CH2),将 C 端连接到 BNC 连接器ANALOG INPUTS CH2(CH4)。运行 LabView 配套程序，按照表 3.2.1 设置 A、B 端的高低电平，取得测试结果并保存。图 3.2.3 半加器电路表 3.2.1 半加器真值表2. 用 74LS283 测集成全加器的逻辑功能四位超前进位加法器 74LS283 的引脚排列如图 3.2.4 所示。从 4 组中选择其一，剩下的 Ai 全部接地 0，剩下的 Bi 全部接高电平1，剩下的 Si 悬空，这样就可以构成一个全加器。例如选择第 1 组，在 SC-
4、2075 信号调理附件的面包板上插好芯片，接线，并将 A1、 B1、CI 端和绿色弹簧接口 图 图 3.2.4 74LS283 的管脚排列 A1DIO7，B 1DIO6，CIDIO5，S 1、CO 连接到S 1DIO1，CODIO0 ；同时并将S1 端连接到 BNC 连接器ANALOG INPUTS CH1(CH2),将 CO 端连接到 BNC 连接器ANALOG INPUTS CH2(CH4)。在 LabView 配套程序中，按照表 3.2.2 设置 A1、B 1、CI 端的高低电平，取得测试结果并保存。表 3.2.2 全加器真值表输入 输出A1 B1 CI S1(V) CO(V) S1 C
5、O0 0 00 0 10 1 00 1 11 0 01 0 1输入 输出A B S(V) C(V) S C0 00 11 01 11 1 01 1 13用 74LS283 设计代码转换电路用四位超前进位加法器 74LS283 设计一个代码转换电路，输入为 4 位 BCD 代码的8421 码，输出为 4 位余 3 码。代码转换电路的真值表见表 3.2.3。在 SC-2075 信号调理附件的面包板上插好芯片，按设计图接线，并将A4、A3、A2、A1 端和绿色弹簧接口A4DIO7，A3DIO6，A2DIO5，A1DIO4 连接，S4、S3、S2、 S1 端和绿色弹簧接口S4DIO3，S3DIO2，S
6、2DIO1，S1DIO0 连接；在 LabView 配套程序中，按照表 3.2.3 设置 A4、A3、A2、A1 端的高低电平，测试设计的电路是否满足要求，并保存测试结果。表 3.2.3 组合逻辑电路真值表输 入 输 出 测 试 值A4 A3 A2 A1 S4 S3 S2 S1 S4 S3 S2 S10 0 0 0 0 0 1 10 0 0 1 0 1 0 00 0 1 0 0 1 0 10 0 1 1 0 1 1 00 1 0 0 0 1 1 10 1 0 1 1 0 0 00 1 1 0 1 0 0 10 1 1 1 1 0 1 01 0 0 0 1 0 1 11 0 0 1 1 1 0 0五、思考题1如何用异或门和与非门组成一个全加器？2用四位超前进位加法器 74LS283 设计一个代码转换电路，输入为 4 位余 3 码，输出为 4 位 BCD 代码的 8421 码。六、实验过程说明1记录产生故障情况，说明排除故障的过程和方法。2对测试结果进行分析，作出简明扼要结论。找出产生误差原因，提出减少实验误差的措施。七、讨论与建议总结本次实验的心得体会，以及改进实验的建议。
