1、1,2.2 32位微处理器Pentium,1Pentium采用的先进技术 2Pentium的工作方式 3Pentium的原理结构 4Pentium的寄存器 5Pentium的存储管理 6Pentium的中断 7Pentium的保护技术,2,1.Pentium采用的先进技术,Pentium外部采用64位数据总线，内部总线32位；支持数据成组传输。 设置相互独立的代码cache和数据cache。 采用超标量流水线技术使得在1个时钟周期内发射两条简单的整数指令或发射一条浮点指令。 片内设置增强型浮点处理部件 采用RISC 、CISC相结合的技术，部分常用指令用硬件实现；微程序实现的指令，其微代码的算
2、法也作了改进，以减少所需时钟周期。,3,采用分段和分页两级存储管理机制 具有BTB方式的转移预测能力 增强了校验能力和机器异常事件的处理能力 具有很好的检测能力和调试能力,4,流水线技术是将一个重复的处理过程分解为m个复杂程度大致相同，处理时间大致相同的子过程，每一个子过程由一个独立的功能部件完成。处理对象在实现各子过程的功能部件连成的通路上连续流动，在同一时间，m个部件同时进行不同的操作完成对不同的指令或数据，不同子过程的处理。这种并行处理是通过各功能部件在时间上的重叠实现的。 超标量：一个处理器中有多条指令流水线。,流水线技术,5,CISC和RISC相结合的技术,CISC技术和RISC技术
3、代表着目前计算机指令系统的两个截然不同的优化方向。 设置一些功能复杂的指令，把一些原来由软件实现的、常用的功能改用硬件的指令实现，以提高计算机的执行速度，这种计算机系统就被称为复杂指令系统计算机，即Complex Instruction Set Computer，简称CISC。 尽量简化计算机指令功能，只保留那些功能简单、能在一个节拍内执行完成的指令，而把较复杂的功能用一段子程序来实现。通过简化计算机指令功能，使指令的平均执行周期减少，从而提高计算机的工作主频， 且大量使用通用寄存器，来提高子程序执行的速度。这种计算机系统被称为精简指令系统计算机，即Reduced Instruction Se
4、t Computer，简称RISC。,6,2.Pentium 的工作方式,实地址方式 保护虚拟地址方式（保护方式） 虚拟8086方式 系统管理方式,7,1）实地址方式的特点,寻址机构、存储器管理、中断处理机构均同8086。 操作数默认长度16位。 使用A19A0寻址1MB物理地址 物理地址=线性地址=段寄存器*16+16位偏移量 两个内存保留区： 系统初始化区：FFFF0HFFFFFH 中断向量表区：00000H003FFH,8,2）保护方式的特点,使用A31A0寻址4GB物理地址空间。用户编程采用虚拟地址（逻辑地址），虚拟地址空间为64TB。存储器采用分段、分页管理。段寄存器的内容作为选择子
5、，通过描述符表实现虚拟地址向线性地址的转换；通过页表实现线性地址向物理地址的转换。 能进行16位运算，也能进行32位运算。,9,支持多任务，支持两种主要保护类型。 不同任务之间的保护采用任务隔离 LDT指定了独立的虚拟地址空间，隔离了任务间的相互影响达到保护目的。 同一任务内的保护采用特权级保护 任务的4种特权级 I/O的两个特权级,10,3）虚拟8086方式的特点,V86方式的寻址(与保护方式的区别） 寻址的地址空间是1MB；段寄存器的内容作为段值解释；20位存储单元地址由段值乘以16加偏移量构成。 V86方式下的保护（与实地址方式的区别） V86方式下的代码规定在特权级3下运行。 V86可
6、进行多任务操作 V86方式下的分页功能（实地址方式不支持） 只能访问第一个页目录项 页表项最多为256+16=272个,11,3.Pentium 的原理结构,Pentium 的内部主要包括12个主要部件： 总线接口部件 U流水线和V流水线 数据Cache 代码Cache 指令预取部件 指令译码器 控制ROM 分支目标缓冲器BTB 控制部件 浮点处理部件FPU 分段部件和分页部件 寄存器组,12,13,1）U流水线和V流水线,Pentium整数指令采用5段式流水线。 U流水线和V流水线都有： ALU、地址生成电路和与数据cache的接口 两条流水线共用部件 两个预取缓冲器、指令译码器、控制ROM
7、 指令译码器除完成译码指令外，还要完成指令配对检查。,14,U和V流水线都由5段组成 指令预取（PF） 指令译码（D1） 地址生成（D2） 指令执行（EX） 结果写回（WB）,U和V共享,15,16,U、V两条流水线不是等价的 V流水线总是接受U流水线的下一条指令 U流水线能执行指令集的任何指令，包括指令前缀； V流水线只能执行简单指令。 若连续的两条指令不能配对，需要U流水线先后执行这两条指令。,17,发射一对指令必须满足的条件： 两条指令是简单指令 没有RAW和WAW相关性 每条指令不同时含有立即数和相对寻址偏移量 带有指令前辍的指令发射到U流水线。,18,2）分立的代码cache和数据c
8、ache,8KB代码cache和8KB数据cache 代码cache是只读的指令代码，单端口，256位 数据cache是可读写的，双端口，每端口32位，与U，V两条流水线交换整数数据，或组合成一个64位端口与浮点运算部件交换浮点数据。 两个cache与64位数据、32位地址的CPU内部总线相接。,19,3）浮点运算指令流水线,浮点运算指令采用8段式流水线 指令预取（PF） 指令译码（D1） 地址生成（D2） 取操作数（EX） 执行1（X1） 执行2（X2） 结果写回寄存器堆（WF） 错误报告（ER）,前4段在U流水线完成,20,一般情况下，只能由U流水线完成一条浮点操作指令；少数情况下，V流水
9、线也能同时完成一条简单浮点数指令。 浮点部件内： 有浮点专用的加法器、乘法器和除法器 有8个80位寄存器组成的寄存器堆，内部的数据总线为80位宽。 支持IEEE 754标准的单、双精度格式及80位临时浮点数。,21,4）以BTB实现的动态转移预测,Pentium采用动态转移预测技术，来减少由于转移相关引起的流水线性能损失。 提供的转移目标缓冲器BTB是个小容量的cache。,22,BTB是一个4路组相联的cache，有64组。转移指令地址（高26位）字段即为该项的标记（tag），以转移指令地址的低6位为行索引，每项有两位历史位，作为预测依据。 每次转移指令执行完，依据预测是否正确相应地修改历史
10、位。,26位标记 32位转移目标地址 2位历史位,23,BTB预测向转移取倾斜（P40） 统计表明转移指令发生转移取的概率为60%。 指令预取缓冲区（B）提前存放预测为转移取的目标地址指令，为转移取实为顺序取的损失比预测为顺序取实为转移取的损失小。,24,25,4.Pentium的寄存器,Pentium 的寄存器组可以分成如下三类： （1）基本寄存器组 （2）系统寄存器组 （3）浮点寄存器组,26,1）基本寄存器组,通用寄存器 8个32位通用寄存器，用于保存数据和地址 EAX、EBX、ECX、EDX、ESI、EDI、EBP、ESP 段寄存器 6个16位长段寄存器 CS、SS、DS、 ES、 F
11、S、GS 指令指针和标志寄存器 EIP、EFLAGS,27,28,32位标志寄存器（EFLAGS）,IOPL：I/O特权级。当前特权级高于IOPL，I/O指令能顺利执行。若当前特权级低于IOPL，则产生中断，使任务挂起。 NT：嵌套任务标志位。NT=1，表示当前执行的任务嵌套在另一个任务中执行。 RF：恢复标志位。配合断点或单步操作一起使用。 VM：虚拟8086方式标志位。,29,AC （b18）：对准检查标志。AC=1，进行未对准地址访问时将产生异常中断17。只有在特权级3时此位有效。（同80486） VIF（b19）：虚拟中断允许标志 VIP（b20）：虚拟中断禁止标志 虚拟中断（virt
12、ual interrupt）用于多任务环境。 ID（b21）：识别标志，ID=1指明这个处理器能支持CPUID指令。,30,段寄存器,6个16位的段寄存器 CS、SS、DS、ES、FS、GS 保护地址方式下作为段选择子寄存器，段选择子用来选择进入GDT/LDT。 每个段选择子寄存器对应有一个64位的内部段描述符寄存器。指令执行时被透明地装入描述符。,31,2）系统寄存器组,系统地址寄存器GDTR、IDTR、LDTR、TR 5个控制寄存器CR0、 CR1、CR2、CR3、CR4 8个调试寄存器 18个测试寄存器,32,33,系统地址寄存器,全局描述符表寄存器-GDTR（48位） 定义了一个全局描
13、述符表（GDT） 中断描述符表寄存器-IDTR （48位） 定义了一个中断描述符表（GDT） 中断描述符类型称为中断门。,34,局部描述符表寄存器-LDTR （16位） 选择子，用于选择一个LDT描述符，装入LDTR高速缓冲寄存器。 LDT描述符定义了一个局部描述符表（LDT） 任务寄存器-TR （16位） 选择子，用于选择一个任务状态段（TSS）描述符，装入到任务描述符高速缓冲寄存器。,35,Pentium 控制寄存器,CR0的PG、PE组成给定CPU的工作模式CR3 保存页目录表的基地址。 页目录表按页对齐，CR3最低12位为0（每页为4KB）。,36,Pentium的存储管理部件MMU设
14、有分段部件SU和分页部件PU，允许SU、PU单独工作或同时工作。 不分段不分页模式 分段不分页模式 分段分页模式 两种分页方式：4KB的页、4MB的页 不分段分页模式 也称为平面存储模式（平展模式）,4.Pentium的存储管理,保护模式分段、分页管理,37,虚拟地址：48位存储器指针（16位选择子，32位有效地址） 选择子的格式,任务指示符：0=使用GDT，1=使用LDT,请求特权级,1）虚拟地址空间,38,2）虚实地址转换,39,3）段式地址转换,40,4）页式地址转换,Pentium有两种分页方式： 4KB的页，使用页目录表、页表两级页表进行地址转换。 4MB的页，使用单级页表进行地址转
15、换。,(页表项)PSE位(b7位)=1，页大小为4MB (页目录表项)PSE位(b7位)=0 ，页大小为4KB,41,（1）Pentium 4KB分页方式地址转换,线性地址由三部分组成： 目录（10位）、页（10位）、偏移量（12位） 目录域*4+CR3=目录项的物理地址 页域*4+页表基地址=页表项的物理地址 页帧基地址+偏移量=操作数的物理地址,42,1000110101B,00005000H,00000010H,0000000100B,01235674H,00000000H,00005H,000058D4H,0003CH,0003C000H,674H,0003C674H,43,（2）Pe
16、ntium 4MB分页方式地址转换 32位线性地址分为高10位的页面（号）和低22位的页内偏移两个字段。 32位地址模式下，全系统只一张页表，由控制寄存器CR3指向。此页表有1K个表项，每项4字节（32位）。,44,45,5）描述符和页表项,（1）描述符 描述符是用以管理64TB虚拟存储地址空间分段的基本元素。它负责将代码、数据、堆栈和任务状态段的虚拟地址映象到线性地址，并给段指定属性。 采用描述符的特点 扩展存储空间 实现虚拟存储 实现多任务隔离 二种类型的描述符 非系统系统段描述符 系统段描述符,46,非系统系统段描述符,用于描述代码、数据、堆栈段。,粒度（界限长度属性） 0=以字节为单位
17、 11MB 1=以页为单位 4KB 4GB,本次寻址的操作数位数 0= 16位 1= 32位,47,访问权限字节,48,系统段描述符（s=0）,系统段描述符对应一个系统段。 系统段包括： 任务状态段TTS-特殊数据结构，对应一个任务的各种信息 各种门-一种转换机制。门类型有：调用门、任务门、中断门和陷阱门。 LDT LDT描述符中的访问权限字节：,49,（2）页表项（4字节）,页目录项或页表项格式：,50,6）转换检测缓冲器TLB（转换后备缓冲区）,TLB可以保存32个页表项，它是一个4路组相联的高速缓存，每组8项，每项由两部分组成： 线性地址的高18位 页表项PTE,51,52,7）V86方
18、式下的分页功能 前提：在保护方式下，使CR0中的PG=1。线性地址为20位，高12位为0，故只能访问第一个页目录项。 页表项最多为256+16=272个,考虑A20使能：FFFFH*16+FFFFH=10FFEFH 当A19A12=00/01/0FH，A20=1，共16页。,53,6.Pentium 的中断（256种）,1）引发中断的三类情况 外设往CPU送一个中断请求信号 （外部硬件中断、非屏蔽中断） CPU或协处理器执行指令时产生异常（内部异常） 程序执行INT指令（软件中断）,54,异常按报告错误方式分为三类： 故障（Fault) 保存在堆栈中的CS、EIP值指向导致Fault指令，从而
19、异常处理后可以继续执行该指令。 陷阱（Trap) 保存在堆栈中的CS、EIP值指向导致Trap指令的下一条指令，从而异常处理后从下一条指令处恢复。 异常中止（Abort) 不保存任何信息，系统可能需要重新启动。,55,2）中断向量和中断描述符表,中断类型号通过一个地址指针表与中断服务程序相联。 在实方式下，地址指针表称为中断向量表。 在保护方式下，地址指针表称为中断描述符表（IDT）。 中断向量表位置 -IDTR：基址为0，限长：03ffh 中断描述符表位置 - IDTR的值确定。,56,门描述符可定义：中断门、陷阱门、任务门 IDTR的限长07FFH,57,中断门、陷阱门描述符格式,T=0：中断门 T=1：陷阱门 区别：当切换到陷阱门上下文时，不清除IF。,58,小结,Pentium采用的先进技术。 Pentium的实地址方式、保护方式及虚拟8086方式的特点 Pentium的主要部件、Pentium的U和V流水线 Pentium的主要寄存器 Pentium的片内两级存储管理分段、分页管理 Pentium的中断管理 Pentium的保护技术,
