1、计算机组成原理1第一次作业1.给出总线的定义。答：总线是能为多个部件分时共享的一组信息传送线路。2.硬件和软件在 逻辑上 是等效的。3.某总线数据通路宽度为 64 位，总线时钟频率为 133MHz，则该总线的数据传输率为多少？解：总线的数据传输率=64*133M/8=1064MB/S4.假设某计算机的字长为 16 位，分别写出定点小数和定点整数采用原码、补码表示时的典型值。编码 最小负数 最大负数 最小正数 最大正数原码 -(1-2-15) (1.111) -2-15 (1.001) 2-15 (0.001) (1-2-15) (0.111)定点小数 补码 -1(1.000) -2-15 (1
2、.111) 2-15 (0.001) (1-2-15) (0.111)原码 -(215-1) (1111) -1(1001) 1(0001) (215-1) (0111)定点整数 补码 -215 (1000) -1(1111) 1(0001) (215-1) (0111)5.某浮点数字长 32 位，其中阶码 8 位，含一位阶符，补码表示，以 2 为底；尾数 24 位，含一位数符，补码表示，规格化，请给出该浮点数的典型值及其对应的浮点数代码。典型值 浮点数代码 真值最小的负数 011,1.00(-1)*( )17最大的负数 100,1.100(-2-1)*( )27最小的正数 100,0.100
3、(2-1)*( )7最大的正数 011,0.111(1-2-23)*( )1276.浮点数的符号与 尾数 的符号一致； 阶码的位数 影响浮点数的表示范围； 尾数的位数 影响浮点数的表示精度。第二次作业1.指令中为什么使用隐地址方式。答：简化地址结构。2.简述堆栈操作的特点，并举例说明。答：先进后出（或后进先出） ，例子略。3. 指令字长 16 位，可含有 3、2 、1 或 0 个地址，每个地址占 4 位。请给出一个操作码扩展方案。4.RISC 和 CISC 的中文名称是什么。RISC：精简指令集系统计算机CISC：复杂指令集系统计算机5.简述 80%和 20%规律。答：80%的指令是简单指令，
4、占运行时间的 20%；20%的指令是复杂指令，占运行时间的 80%。6.简化地址结构的基本方法是什么？答：采用隐地址计算机组成原理27.如何用通用 I/O 指令实现对各种具体设备的控制？答：1）I/O 指令中留有扩展余地2）I/O 接口中设置控制/状态寄存器8.什么是 I/O 端口？答：I/O 接口中的寄存器9.对 I/O 设备的编址方法有哪几种？请简要解释。1）单独编址：I/O 地址空间不占主存空间，可与主存空间重叠。具体分为编址到寄存器和编址到设备两种。 编址到设备：每个设备有各自的设备编码；I/O 指令中给出设备码，并指明访问该设备的哪个寄存器。 编址到寄存器：为每个寄存器(I/O 端口
5、) 分配独立的端口地址；I/O 指令中给出端口地址。2）统一编址：为每个寄存器(I/O 端口)分配总线地址；访问外设时，指令中给出总线地址。 I/O 端口占据部分主存空间。10.用堆栈存放返回地址，则转子指令和返回指令都要使用的寄存器是什么？答：堆栈指针 SP11.给出先变址后间址、先间址后变址和相对寻址三种寻址方式对有效地址的计算方法。先变址后间址：EA =(R)+D)先间址后变址：EA =(R)+(D)相对寻址：EA =(PC)D12.各种寻址方式的操作数放于何处，如何形成操作数的有效地址。答：除寄存器直接寻址方式操作数放在寄存器中之外，其它寻址方式操作数均在主存中。立即寻址：指令中提供操
6、作数直接寻址：指令直接给出操作数地址寄存器寻址：指令中给出寄存器号就是有效地址间接寻址：指令中给出间址单元地址码（操作数地址的地址） ，按照该地址访问主存中的某间址单元，从中取出操作数的地址寄存器间址：由指令给出寄存器号，所指定的寄存器中存放着操作数地址。自增型寄存器间址：由指令给出寄存器号，所指定的寄存器中存放着操作数地址。自减型寄存器间址：指令中给出寄存器号，被指定的寄存器内容减 1 后作为操作数地址变址寻址：指令给出一个寄存器号和一个地址量，寄存器内容与地址量之和为有效地址基址寻址：基址寄存器内容与形式地址相加，其和为操作数有效地址基址加变址：指令给出两个寄存器号和一个地址量，寄存器内容
7、与地址量之和为有效地址相对寻址：指令给出位移量，PC 内容与位移量之和为有效地址页面寻址：指令给出位移量，PC 的高位部分与位移量拼接，形成有效地址先变址后间址：EA =(R)+D)先间址后变址：EA =(R)+(D)13计算机组成原理3寻址方式 有效地址 操作数直接寻址 100H 80H相对寻址 2100H 165H变址寻址 1100H 181H寄存器直接寻址 R 1000H间接寻址 80H 40H变址间接寻址 181H 100H寄存器间接寻址 1000H 256H14.I/O 指令的设置方法有哪几种？请简要解释。答：1）设置专用 I/O 指令（显式 I/O 指令）：针对单独编址，用 I/O
8、 指令访问 I/O 端口。2）用传送指令实现 I/O 操作（隐式 I/O 指令）：针对统一编址，用传送指令访问 I/O 端口。不设专用 I/O 指令。3）通过 I/O 处理机进行 I/O 操作15.转子与中断最大的区别在什么地方？答：中断具有随机性，而转子没有。16.子程序中最后一条指令是什么指令？答：返回指令。17.用堆栈存放返回地址，则转子指令和返回指令都要使用的寄存器是什么？答：堆栈指针 SP18.CPU 内部的 IR、PSW、PC、MAR、MBR 的中文名称是什么？里面存放的是什么内容？答：IR 指令寄存器，存放现行指令；PSW 程序状态字寄存器；反映现行程序状态，指示程序工作方式MA
9、R 地址寄存器，存放被访问单元的地址MBR 数据缓冲寄存器，用来存放 CPU 与主存之间交换的信息19 PSW 与控制/状态字寄存器的区别是什么？PSW 在 CPU 中，反映程序运行状态，指示程序工作方式；控制/状态字在接口中，反映 CPU 命令和外部设备状的状态。第三次作业1.运算器采用单组内总线、分立寄存器结构和单组内总线、集成寄存器结构时，其输入端设置的部件名称是什么？答：采用单组内总线、分立寄存器结构时在输入端设置选择器；采用单组内总线、集成寄存器结构时在输入端设置暂存器。2.简述同步控制方式和异步控制方式的定义、特点、优缺点和应用场合，并说明两者最核心的区别是什么？答：同步控制方式：
10、定义：各项操作受统一时序控制。特点：有明显时序时间划分，时钟周期长度固定，各步操作的衔接、各部件之间的数据传送受严格同步定时控制。优点：时序关系简单，时序划分规整，控制不复杂；控制逻辑易于集中，便于管理。缺点：时间安排不合理。应用场合：用于 CPU 内部、设备内部、系统总线操作 (各挂接部件速度相近，传送时间确定，传送距离较近)。异步控制方式：定义：各项操作按不同需要安排时间，不受统一时序控制。特点：无统一时钟周期划分，各操作间的衔接和各部件之间的信息交换采用异步应答方式。优点：时间安排紧凑、合理。缺点：控制复杂。应用场合：用于异步总线操作( 各挂接部件速度差异大，传送时间不确定，传送距离较远
11、)。两者最核心的区别是：有无统一时序划分。3.什么是主设备，什么是从设备？答：计算机组成原理4主设备：申请并掌握总线权的设备。从设备：响应主设备请求的设备。4.什么是总线周期？答：经总线传送一次数据所用的时间(包括送地址、读/写)5.控制器的分类答：组合逻辑控制器和微程序控制器。6.主机和外设的连接方式答：辐射式、总线式和通道式。7直接程序传送方式中，可以对外设的状态进行了抽象，请简述三个状态及其转换；并指明在何种状态下 CPU 方能与外设交换数据。答：三个状态及其转换如图所示在结束状态下，CPU 方能与外设交换数据。8简述中断的定义。答：CPU 暂时中止现行程序的执行，转去执行为某个随机事态
12、服务的中断处理程序；处理完毕后自动恢复原程序的执行。9.CPU 在何时响应中断请求？何时响应 DMA 请求？答：在一条指令结束时响应中断请求；一个总线周期结束时响应 DMA 请求。10.中断的实质是什么？答：中断的实质是程序切换。11.简述中断与 DMA 的相同点和区别。答：DMA 与中断的相同点：能响应随机请求；可并行操作。区别：中断用程序实现中、低速 I/O 传送；能处理复杂事态；一条指令结束时响应请求，其实质是程序切换；DMA 用硬件实现高速、简单 I/O 传送；一个总线周期结束时响应请求，其实质是总线权切换。12.CPU 如何实现对中断的屏蔽和中断的允许。答：通过送屏蔽字实现对中断的屏
13、蔽；通过开/关中断实现对中断的允许。13.DMA 的中文名称和定义。答：DMA 的中文名称是直接存储器存取。定义为：直接依靠硬件实现主存与 I/O 间的数据传送，传送期间不需 CPU 程序干预。14.进行数据传输前， CPU 发送的 DMA 初始化信息有哪些？答：传送操作类型、主存首址、交换量、外设寻址信息。第四次作业1.分别使用原码一位乘和补码一位乘，计算 +0.1001*-0.1110 的值，并给出规范化的步骤。解：1）原码一位乘A=00.0000，B=00.1001 ，C=.1110步骤 条件 操作 A C Cn00.0000 .1110(1) Cn=0 +0 +00.000000.00
14、00 00.0000 0.111计算机组成原理5(2) Cn=1 +B + 00.100100.1001 00.0100 10.11(3) Cn=1 +B + 00.100100.1101 00.0110 110.1(4) Cn=1 +B + 00.100100.1111 00.0111 1110.故X*Y原=1.011111102）补码一位乘A=00.0000，B=00.1001 ，-B=11.0111，C=1.0010步骤 条件 操作 A C CnCn+1CnCn+1 00.0000 1.00100(1) 00 +0 +00.0000 00.0000 00.0000 01.0010(2)
15、10 -B + 11.0111 11.0111 11.1011 101.001(3) 01 +B + 00.1001 00.0100 00.0010 0101.00(4) 00 +0 + 00.0000 00.0010 00.0001 00101.0(5) 10 -B + 11.0111 11.1000故X*Y补=1.100000102.请给出溢出的三种判别逻辑，并指明各符号的含义。答：1）溢出= 操作数的符号位 SA 和 SB结果符号 Sf2）溢出= 符号位进位 Cf尾数最高位进位 C3）溢出= 结果的第一个符号位 Sf1结果的第二个符号位 Sf23.第三章练习题的第 2 题的(1) 、(4
16、)；第 3 题的(2)、(3)。解：第 2 题（1）00.110011+00.101101 01.100000 故正溢（4）11.001101+11.010011 10.100000 负溢计算机组成原理6第 3 题 X 补-Y 补=X 补+-Y补（2）-Y补=00.10110100.110110+00.101101 01.100011 正溢（3）-Y补=11.00110011.100011+11.001100 10.101111 负溢4.请叙述原码不恢复余数除法和补码不恢复余数除法的上商规则。答：原码不恢复余数除法根据余数符号判断上商，为正商 1，为负商 0；补码不恢复余数除法根据余数和除数的
17、符号判断上商，同号，商 1，异号，商 0。5.给出浮点数加减运算、浮点数乘法运算和浮点数除法运算的步骤。答：浮点加减运算步骤：1）检查能否简化操作 ；2）对阶；3）尾数加减；4）结果规格化。浮点乘法运算步骤：1）检查操作数是否为 0；2）阶码相加；3）尾数相乘；4）结果规格化。浮点除法运算步骤1）检查操作数是否为 0；2）被除数的尾数 AM 与除数的 BM 尾数满足| AM | | BM |；3）阶码相减；4）尾数相除；5）结果不再规格化。6.浮点数加减运算中，什么是对阶？为什么要对阶？如何实现？答：使两数阶码相等称之为对阶。因为阶码不同时，小数点实际位置没有对齐， 尾数对应权值不相同，无法直
18、接运算。小阶向大阶对齐，小阶阶码加 1，尾数右移 1 位，直到两个数的阶码相同。7.采用并行进位链传递进位信号时，请给出进位信号 C1、C2、C3 和 C4 的逻辑表达式。答：C1 = G1 + P1C0C2 = G2 + P2G1 + P2P1C0C3 = G3 + P3G2 + P3P2G1 + P3P2P1C0C4 = G4 + P4G3 + P4P3G2 + P4P3P2G1+ P4P3P2P1C08.请使用 181 和 182 芯片，设计一个 32 位的 ALU，要求采用组内并行、组间并行的进位链传递方式。答：计算机组成原理7第五次作业1 实际计算机的时序控制方式往往以同步方式为基础
19、，然后进行一些变化，请举出三个同步方式变化的例子。答：不同指令安排不同时钟周期数总线周期中插入延长周期同步方式引入异步应答2 画出模型机的数据通路结构，并指明各部件的作用。答：选择器 A、B：选择参加运算的操作数ALU：完成各种算术运算和逻辑运算移位器：对 ALU 运算结果进行左移、右移、直传、高低字节交换操作R0R3 通用寄存器：提供运算数据、存放运算结果C 暂存器：暂存来自主存的源地址或源数据D 暂存器：暂存来自主存的目的地址或目的数IR 指令寄存器：存放现行指令PSW 程序状态字寄存器：反映现行程序状态，指示程序工作方式MAR 地址寄存器：存放被访问单元的地址MDR 数据缓冲寄存器：用来
20、存放 CPU 与主存之间交换的信息SP 堆栈指针：存放堆栈的栈顶地址3 结合模型机的数据通路结构，说明各类信息的传送路径。指令信息：MDBIR指令地址：PC A ALU移位器内总线MAR指令地址加 1：PCAALU移位器 内总线PC C0转移地址（寄存器寻址）：R0A/BALU移位器内总线PC转移地址（寄存器间址）：R0A/BALU移位器内总线MARABMDB MDR BALU移位器内总线PC操作数地址（寄存器寻址）：R0操作数地址（寄存器间址）：R0A/BALU移位器内总线MAR操作数地址（变址）：PCAALU移位器内总线MARABMDB MDR BALU移位器内总线CBALU移位器内总线M
21、AR PCA数据信息（RR ）：R0A/BALU移位器内总线R1数据信息（RM）：R0A/BALU移位器内总线MDRDBM计算机组成原理8数据信息（MR）：MDBMDRB ALU 移位器内总线R1数据信息（MM）：M（源） DBMDR B ALU 移位器内总线C(计算目的地址) CA/BALU移位器内总线MDRDBM数据信息（RI/O ）：R0 A/B ALU 移位器内总线MDRDBI/O数据信息（I/OR ）：I/ODBMDRBALU移位器内总线 R1数据信息（I/OM）：DMA 方式 I/ODB M第六次作业教材 P168 页第 11 题的 1、2 、3、4、5、10、17、18、19、2
22、0，其中第 2 小题需要拟定指令流程和操作时间表，其它只需要拟定指令流程。解：（1）MOV (R0),(SP)+FT0:MIR,PC+1 PCSTO:SPMARST1:MMDRCST2:SP+1SPDT0:R0MARET0:CMDRET1:MDRMET2:PC MAR(2)MOV (R1)+,X(R0)FT0:MIR, EMAR、R、SIRPC+1PC PCA、输出 A、DM、CPPC 、1ST、CPT( )、CPFT( )CPET( )ST0:PCMAR PCA、输出 A、 DM、CPMAR、T+1、CPT( )ST1:MMDRC EMAR、R、SMDR、MDR B 、输出 B、DM、CPC
23、 、T+1、CPT( )ST2:PC+1PC PCA、A+1、DM 、CPPC、T+1、CPT( )ST3:R0+CMAR R0A、C B 、A+B、DM 、CPMAR、T+1、CPT( )ST4:MMDRC EMAR、R、SMDR、MDRB、输出 B、DM 、CPC、1DT 、CPT( )、CPFT( )CPET( )DT0:R1MAR R1A、输出 A、DM、CPMAR、T+1、CPT( )DT1:R1+1R1 R1A、A+1、DM、CPR1、1ET 、CPT( )、CPFT( )CPET( )ET0:CMDR CA、输出 A、DM 、CPMDR、T+1、CPT( )ET1:MDRM EM
24、AR、W 、T+1、CPT( )ET2:PC MAR PCA、输出 A、DM、CPMAR 、1ST、CPT( )、 CPFT( )CPET( )(3)MOV R2,(PC)+FT0:MIR,PC+1 PCSTO:PCMARST1:MMDRCST2:PC+1PCET0:CR2ET1:PC MAR(4)MOV (SP),(R3)FT0:MIR,PC+1 PCST0:R3MARST1:MMDRCDT0:SP-1SP、MARET0:CMDRET1:MDRMET2:PC MAR(5)ADD R1,X(R0)FT0:MIR,PC+1 PCST0:PCMARST1:MMDRCST2:PC+1PCST3:R0
25、+CMARST4:MMDRCET0:C+R1R1ET1:PC MAR(10)INC X(PC)FT0:MIR,PC+1 PCDTO:PCMARDT1:M MDRD计算机组成原理9DT2:PC+1PCDT3:PC+DMARDT4:M MDRDET0:D+1MDRET1:MDRMET2;PC MAR(17)JMP R0FT0:MIR,PC+1 PCET0:R0 PC、MAR(18)JMP X(PC)FT0:MIR,PC+1 PCET0:PC MARET1:MMDRCET2:PC+CPC 、MA R(19)RST (SP)+FT0:MIR,PC+1 PCET0:SPMARET1:SP+1SP ET2
26、:MMDRPC、MAR(20)JSR (R1)FT0: MIR,PC+1PCST0:R1MARST1:MMDRCET0:SP-1 SP、MARET1:PC MDRET2:MDRMET3:CPC、MAR2.什么是指令周期。答：从主存中取出一条指令加上执行这条指令的时间称为指令周期。3.按照由大到小的顺序给出组合逻辑控制器的三级时序。答：工作周期、时钟周期、工作脉冲4.组合逻辑控制器有哪些缺点，微程序控制器如何针对这些缺点对其进行了改进？答：组合逻辑控制器的缺点为：设计不规整，设计效率较低；控制器核心结构零乱，不便于检查和调试。不易修改与扩展指令系统功能。改进：引入了程序技术，使设计规整；引入了存
27、储逻辑，使功能易于扩展。5.微程序控制的基本思想是什么？答：若干微命令编制成一条微指令，控制实现一步操作；若干微指令组成一段微程序，解释执行一条机器指令；微程序事先存放在控制存储器中，执行机器指令时再取出。6.简述控制存储器存储的内容，以及与主存的区别。答：控制存储器中存放微程序。与主存的区别：控制存储器在 CPU 中、而主存不是；控制存储器是一个 ROM，而主存是 ROM 和 RAM控制存储器容量比主存小控制存储器字长比主存长控制存储器速度比主存快7.微指令可分为哪两部分？各自作用是什么？答：微指令可分为微命令字段（或微操作控制字段)和微地址字段( 或顺序控制字段)计算机组成原理10微命令字
28、段：提供一步操作所需的微命令。微地址字段：指明后续微地址的形成方式,提供微地址的给定部分。8.采用分段直接编译法时，微命令分组的原则是什么？答：同类操作中互斥的微命令放同一字段。9 什么是功能转移？答：根据机器指令操作码找到对应微程序入口地址的过程称为功能转移。10.后续微地址的形成方式有哪些？答：有增量方式和断定方式两种。第七次作业1. 试从速度、容量、价格三个角度比较 cache、主存、硬盘。答： 按照 cache主存硬盘的顺序速度越来越慢、容量越来越大、价格越来越便宜2. 说明 cache、主存、辅存三者的作用（即其中存放什么信息） 。答：Cache：存放 CPU 在当前一小段时间内多次
29、使用的程序和数据。主存：主要存放 CPU 当前使用的程序和数据。辅存：存放大量的后备程序和数据。3. 简述随机存取的两点含义。答：可按地址访问存储器中的任一单元；访问时间与单元地址无关。4. 简述存取时间和存取周期的定义。答：存取时间：从存储器收到读/写申请命令，到从存储器取出/写入信息所需的时间。存取周期:存储器作连续访问操作过程中一次完整的存取操作所需的全部时间。5. 磁带、主存、硬盘、光盘四种存储器分属于随机存取存储器、顺序存取存储器、直接存取存储器中的哪一类？答：主存属于随机存取存储器；磁带属于顺序存取存储器；硬盘、光盘属于直接存取存储器。6. 引入 cache 的目的是什么？引入虚拟
30、存储器的目的是什么？答：引入 cache 的目的是为了提高存储器的速度，匹配 CPU 与主存之间的速度差异。引入虚拟存储器的目的是为了扩大存储器的容量。第八次作业1.已知 CPU 地址总线 A15A0（低） 。用 ROM 芯片（4K4 位/片）和 RAM 芯片（2K8 位/片）组成一个半导体存储器，按字节编址。其中 ROM 区地址从 3000H3FFFH，RAM 区地址从 6000H73FFH。请回答下列问题：（1）组成该存储器需用多少块 ROM 芯片和多少块 RAM 芯片？（2 分）ROM 区：4KB RAM 区：5KB所以需 4K4 位/片的 ROM 芯片 2 片；需 2K8 位/片的 R
31、AM 芯片 3 片。（2）各芯片需连入哪几根地址线？（2 分）4K4 位/片的 ROM 需连 A0A11； 2K8 位/片的 RAM 需连 A0A10（3）分别写出各片选信号的逻辑式。 （4 分）采用全译码A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A00 0 0 0 0 0 0 0 0 0 0 0 00 1 1 1 1 1 1 1 1 1 1 1 14K4 4K41 0 0 0 0 0 0 0 0 0 0 0 01 0 1 1 1 1 1 1 1 1 1 1 12KB1 1 0 0 0 0 0 0 0 0 0 0 01 1 0 1 1 1 1 1 1 1 1
32、 1 11K4 1K4设 ROM 芯片片选为 CS0、三片 RAM 分别为 CS1、CS2 、CS3则 CS0= CS1= 计算机组成原理11CS2= CS3= （4）画出组成的存储器逻辑框图（4 分）4 K 44 K 42 K BD 7 D 0444A 9 A 0C S 0 C S 1 C S 2R / W8A 1 0A 1 11 K 41 K 4422A10A2. 设计一半导体存储器，其中 ROM 区 4KB，选用 ROM 芯片（4K4 位/ 片） ；RAM 区 3KB，选用 RAM 芯片（2KB/片和 1K4位/片） 。地址总线 A15A0（低） ，双向数据总线 D7D0（低） ，读/写
33、线 R/W(1) 组成该存储器需用多少块 ROM 芯片和多少块 RAM 芯片？4K4 位/片 ROM 芯片 2 片2KB/片 RAM 芯片 1 片1K4 位/片 RAM 芯片 2 片(2) 各芯片需连入哪几根地址线？4K4 位/片 ROM 芯片需连 A0A112KB/片 RAM 芯片需连 A0A101K4 位/片 RAM 芯片需连 A0A9(3)给出芯片地址分配和片选逻辑式采用部分译码，存储器共 7KB，需要地址线 A0A12 共 13 根A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A00 0 0 0 0 0 0 0 0 0 0 0 0 4K4 4K40 1
34、1 1 1 1 1 1 1 1 1 1 11 0 0 0 0 0 0 0 0 0 0 0 0 2KB1 0 1 1 1 1 1 1 1 1 1 1 11 1 0 0 0 0 0 0 0 0 0 0 0 1K4 1K41 1 0 1 1 1 1 1 1 1 1 1 1设 ROM 芯片片选为 CS0、2KB 的 RAM 和 1K4 的 RAM 片选分别为 CS1、CS2CS0= CS1= CS2= 2AA2A(4) 画出该存储器逻辑框图（各芯片信号线的连接及片选逻辑电路，片选低电平有效） 。注意：ROM 的数据端是单向（出） ，不使用 R/W；3.动态存储器为什么需要刷新？答：动态存储器依靠电容上
35、的电荷存储信息。平时无电源供电，时间一长电容电荷会泄放，需定期向电容补充电荷，以保持信息不变。4.简述刷新与重写的区别。答： 刷新：非破坏性读出的动态 M，需补充电荷以保持原来的信息。重写：破坏性读出后重写，以恢复原来的信息。5.常用的刷新方式有哪些，其中哪种方式最常用，一般如何实现？计算机组成原理12常用的刷新方式有集中刷新、分散刷新、异步刷新；其中异步刷新最常用，一般用 DMA 控制器实现。6.P246 第 10 题：若对磁表面存储器写入代码 10011，请画出 NRZ-1 制、PE 制、FM 制、M2F 制等记录方式的写入电流波形。假设起始电流为负。1 0 0 1 1N R Z - 1P
36、 EF MM2F第九次作业1.中断的主要特点是什么？答：中断的主要特点是随机性。2.简述中断的分类。答：1）根据处理中断的繁简程度分为程序中断和简单中断2）根据中断源的性能分为故障中断和正常中断3）根据中断的进入方式分为自愿中断和强迫中断4）根据中断源所在的位置分为内中断和外中断5）根据中断源的可屏蔽与否可分为可屏蔽中断和不可屏蔽中断。6）根据获得服务程序入口地址的方式可分为向量中断和非向量中断。3.什么是中断向量？中断向量表？向量地址？向量中断？答：中断向量：所有的中断服务程序入口地址和状态字在一起称为中断向量。中断向量表：存放中断向量的表。向量地址：访问向量表的地址（指向中断向量的首址）向
37、量中断：将服务程序入口( 中断向量) 组织在中断向量表中；CPU 响应时由硬件直接产生相应向量地址，按地址查表，取得服务程序入口，转入相应服务程序。4.简述中断响应过程。答：发响应信号 INTA，进入中断周期关中断，保存断点及 PSW获得中断号，转换为向量地址，查向量表取中断向量，转中断服务程序5.简述中断处理过程。答：1）单级中断处理过程：保护现场具体服务处理恢复现场开中断、返回2）多重中断处理过程：保护现场、屏蔽字送新屏蔽字、开中断具体服务处理关中断恢复现场及原屏蔽字开中断、返回6.某主机连接两个输入设备，两个输入设备（设备 1 和设备 2，设备 1 的优先级比设备 2 的优先级高）按串行
38、方式工作，并共用一个中断类型码。CPU 向设备发出的命令包括清除、选通、启动；设备状态可抽象为空闲、忙、完成。试为两个设备设计一个公用的中断接口，中断控制逻辑采用 8259 中断控制器。（1）画出该接口寄存器级粗框图。（2）拟定命令字格式和状态字格式（3）为了动态改变设备 2 的优先级，初始化时设备 1 和设备 2 的屏蔽位该分别设置为 0 还是 1？（0 开放，1 屏蔽）答：1）计算机组成原理13数据数据DBDBDBDBINTINTAD70AB寄存器选择电路命令字寄存器状态字寄存器数据缓冲寄存器1数据缓冲寄存器2移位寄存器移位寄存器控制逻辑8259命令状态外设1外设2IRQ0TRQ7IRQi
39、2）命令字格式清除 1 选通 1 启动 1 清除 2 选通 2 启动 2对应位为 1 命令有效，为 0 命令无效。状态字格式空闲 1 忙 1 完成 1 空闲 2 忙 2 完成 2对应位为 1，表示处于对应状态，为 0 则没有处于对应状态。3） 设备 1：1 设备 2：0第十次作业1.某 CRT 字符显示器的显示规格 60 行100 列，字符点阵 7 列 9 行，字符区 9 14。(1)显示缓冲存储器的内容是什么？基本容量为多少字节（单色）？显存中存放一帧待显示字符的编码。基本容量为 60100=6000B=6KB(2)需要设置哪几级计数器？写出各级计数器的分频关系（不考虑过量扫描和回扫）需要设
40、置点计数器、字符计数器、线计数器和行计数器。分频关系如下：点计数器 9:1字符计数器 100:1线计数器 14:1行计数器 60:1(3)何时发出水平同步信号？何时发出垂直同步信号？字符计数器计数值满发水平同步信号。行计数器计数值满发垂直同步信号。(4) 若显示器的帧频为 60HZ，则显示器的点频为多少？点频=606014100 9=45360000HZ=45.36MHZ2.某 CRT 图形显示器的显示规格 800 点 600 线。(1)显示缓冲存储器的内容是什么？基本容量为多少字节（单色）计算机组成原理14显存中存放一帧待显示图形的像点代码。基本容量为 800*600/8=60000=60K
41、B (2)需要设置哪几级计数器？写出各级计数器的分频关系（不考虑过量扫描和回扫）需要设置点计数器、字节计数器和线计数器。分频关系如下：点计数器 8:1字节计数器 100:1线计数器 600:1(3)何时发出水平同步信号？何时发出垂直同步信号？字节计数器计数值满发水平同步信号。线计数器计数值满发垂直同步信号。(4)若为四色显示则又如何？四色显示时每一个点需要 2 位二进制数表示，则显存容量为 800*600*2/8=120KB各计数器的分频关系如下：点计数器 4:1字节计数器 200:1线计数器 600:1(5)若显示器的帧频为 60HZ，则显示器的点频为多少？若光栅扫描采用逐行扫描的方法，则显
42、示器的场频为多少？行频为多少？点频=60HZ*600*100*8=60HZ*600*200*4=28800000HZ=28.8MHZ场频=帧频 =60HZ行频=线数 *场频=600*60HZ=36KHZ3.请给出 CGA、EGA、MCGA 、VGA、XGA 的中文名称。答：CGA：彩色图形适配器EGA：增强型图形适配器MCGA：多色图形适配器VGA：视频图形阵列XGA：扩展图形阵列4.给出显示器两种显示方式分辨率的含义。答：A/N 方式：一帧画面显示的字符数，表示为字符行数列数APA：一帧画面显示的像点数，表示为每线点数线数5.电子束的扫描方式分为哪两类？答：随机扫描和光栅扫描6.光栅扫描的方法分为哪两种？答：逐行扫描和隔行扫描。7.字符发生器中存放什么内容？答：字符的点阵代码8.设某字符发生器可提供 60 个字符的点阵，每个字符点阵为 8*12，请计算该字符发生器的容量。答：60*12=720B计算机组成原理15
