1、复旦大学硕士学位论文MOSFET导通电阻偏高因素的测试分析和解决途径的研究姓名：周忠申请学位级别：硕士专业：电子与通信工程指导教师：包宗明20070430摘要鲅新的半导体技术已经将MOSFET的性能提升到一个很商的水平，目前封装技术已经成为遮求更裹MOSFET效黢的限刳因素。掘健计，一个传统封装的场效应MOS管黪总通态电阻由三个部分组成：封装占40，硅电路和基座备占30。在一魑最新的产品中，离达一半的MOSFET导通电阻怒因为导线架与罨线接合所产生的封装电阻惹造成。所以，不仅需蜜优化硅芯片参数，还要优化封装参数，以提高过程能力指数。从公司统计的2005年测试良率数据分析，我们发现，导通电阻测试
2、不良怒造成测试批低良率的关键阂素。在共18920个批次中，脊316个低良率批次，其中139个批次的主要缺陷怒导通电阻不良。为了减少封装对导通电阻的影响，本论文通过对封装瀛程的逐步分析，挖掘出流程中对静通电阻的影响阂素，掇出解决此问题的途径，并在生产实际中不断探索、试验，最终显著降低了由于导通电阻不舍格而引起的良率损失。本论文酌暴体研究内容包括下剜部分：夺论述了圆片背面si层厚度(针对背面非会属化圆片)，主要是列Substrateresistance(衬赢电阻)的影响，及8rail背面减薄之关键工艺技术。夺分析了不同DA材料对导通电阻的影响：夺分拆了DA稍程中静缺陷10 残留硅501 02 完好
3、很难撕下 300 95 硅断面03 完好很难撕F 300 10 崭：断面01 完好很难撕下 300 10 硅断面2 02 完好很难撕下 300 10 残尉6t-：5003 完好很难撕下 300 98 硅断面01 完好很难撕下 300 86 残留硅50 Min3 02 完好很难撕下 300 95 硅断I面03 完好很难撕下 300 10 砬断面上述会属化工艺，影响工艺的环节较多，最初的实验结果并不理想，出现背面会属脱落和剪切力不够等问题：通过对各工艺步骤及细节的全面分析，最终解决了背面会属脱落问题，并使芯片剪切力大于8 5 kg，远大于5 kg的考核要求。324上片工艺中的预防对策：下图24是典型的上片工艺示意图。VACUUhI图24上片示意图在上片生产中，经过我们的分析，可以从以下几个方面防止背面金属发生脱落：在UV照射时，必须控制好照射的温度和时间，避免芯片与背面的膜的粘附性过大，以致于上片时，芯片背面金属层粘附于膜上而发生剥离：夺优化上片工艺参数，针对不同的芯片，选择合适的顶针(目ect Pin)的高度、力度及速度参数：更为关键的是，选择适合的顶针，其顶部的锥度不能过大，也不能过小，过大不能方便地给芯片一个脱离膜的力而易发生会属剥离：过小容易刺穿膜而损伤芯片。33 提高芯片表面质量及虚焊线的措旌针对键合时芯片表面质量及虚焊对导通电阻的影响，我们逐一对其进行分析并解决之。
