1、1数字电子技术基础试题（一） 一、填空题 : （每空 1分，共 10分） 1 (30.25) 10 = ( ) 2 = ( ) 16 。 2 . 逻辑函数 L = + A+ B+ C +D = 。 3 . 三态门输出的三种状态分别为： 、 和 。 4 . 主从型 JK触发器的特性方程 = 。 5 . 用 4个触发器可以存储 位二进制数。 6 . 存储容量为 4K8位的 RAM存储器，其地址线为 条、数据线为 条。 二、选择题： (选择一个正确的答案填入括号内，每题 3分，共 30分 ) 1.设图 1中所有触发器的初始状态皆为 0，找出图中触发器在时钟信号作用下,输出电压波形恒为 0的是：（ ）
2、图。 图 1 2.下列几种 TTL电路中，输出端可实现线与功能的电路是（ ）。 A、或非门 B、与非门 2C、异或门 D、OC 门 3.对 CMOS与非门电路，其多余输入端正确的处理方法是（ ）。 A、通过大电阻接地（1.5K） B、悬空 C、通过小电阻接地（1K） D、通过电阻接 V CC 4.图 2所示电路为由 555定时器构成的（ ）。 A、施密特触发器 B、多谐振荡器 C、单稳态触发器 D、T 触发器 5.请判断以下哪个电路不是时序逻辑电路（ ）。图 2A、计数器 B、寄存器C、译码器 D、触发器 6下列几种 A/D转换器中，转换速度最快的是（ ）。 图 2 A、并行 A/D转换器 B
3、、计数型 A/D转换器 C、逐次渐进型 A/D转换器 D、双积分 A/D转换器 7某电路的输入波形 u I 和输出波形 u O 如图 3 所示，则该电路为（ ）。 图 3 A、施密特触发器 B、反相器 C、单稳态触发器 D、JK 触发器 38要将方波脉冲的周期扩展 10倍，可采用（ ）。 A、10 级施密特触发器 B、10 位二进制计数器 C、十进制计数器 D、10 位 D/A转换器 9、已知逻辑函数 与其相等的函数为（ ）。 A、 B、 C、 D、 10、一个数据选择器的地址输入端有 3个时，最多可以有（ ）个数据信号输出。 A、4 B、6 C、8 D、16 三、逻辑函数化简 （每题 5分，
4、共 10分） 1、用代数法化简为最简与或式 Y= A + 2、用卡诺图法化简为最简或与式 Y= + C +A D，约束条件：A C + A CD+AB=0 四、分析下列电路。 （每题 6分，共 12分） 1、写出如图 4所示电路的真值表及最简逻辑表达式。 4图 4 2、写出如图 5所示电路的最简逻辑表达式。 图 5 五、判断如图 6 所示电路的逻辑功能。若已知 u B =-20V，设二极管为理想二极管，试根据 u A 输入波形，画出 u 0 的输出波形 （8 分） t 5图 6 六、用如图 7 所示的 8选 1数据选择器 CT74LS151实现下列函数。（8 分） Y（A,B,C,D）=m(1
5、,5,6,7,9,11,12,13,14) 图 7 七、用 4 位二进制计数集成芯片 CT74LS161采用两种方法实现模值为 10的计数器，要求画出接线图和全状态转换图。（CT74LS161 如图 8所示，其 LD端为同步置数端，CR为异步复位端）。（10 分） 6图 8 八、电路如图 9 所示，试写出电路的激励方程，状态转移方程，求出 Z 1 、Z 2 、Z 3 的输出逻辑表达式，并画出在 CP脉冲作用下，Q 0 、Q 1 、Z 1 、Z 2 、Z 3 的输出波形。 （设 Q 0 、Q 1 的初态为 0。） （12 分） 数字电子技术基础试题（一）参考答案 一、填空题 : 1 (30.25
6、) 10 = ( 11110.01 ) 2 = ( 1E.4 ) 16 。 2 . 1。 73 . 高电平、低电平和高阻态。 4 . 。 5 . 四。 6 . 12、 8 二、选择题： 1.C 2.D 3.D 4.A 5.C 6.A 7.C 8.C 9.D 10.C 三、逻辑函数化简 1、Y=A+B 2、用卡诺图圈 0的方法可得：Y=（ +D）（A+ ）（ + ） 四、 1、 该电路为三变量判一致电路，当三个变量都相同时输出为 1，否则输出为 0。 2、 B =1， Y = A ， B =0 Y 呈高阻态。 五、 u 0 = u A u B ,输出波形 u 0 如图 10 所示: 8图 10
7、六、如图 11 所示： D 图 11 七、接线如图 12 所示： 图 12 9全状态转换图如图 13 所示： （ a ） （ b ） 图 13 八、 ， ， 波形如图 14 所示： 10数字电子技术基础试题（二） 一、填空题 : (每空 1分，共 10分) 1八进制数 (34.2 ) 8 的等值二进制数为（ ） 2 ； 十进制数 98 的 8421BCD 码为（ ） 8421BCD 。 2 . TTL 与非门的多余输入端悬空时，相当于输入 电平。 3 .图 15所示电路 中 的最简逻辑表达式为 。 图 15 4. 一个 JK 触发器有 个稳态，它可存储 位二进制数。 115. 若将一个正弦波电
8、压信号转换成同一频率的矩形波，应采用 电路。 6. 常用逻辑门电路的真值表如表 1所示，则 F 1 、 F 2 、 F 3 分别属于何种常用逻辑门。 表 1 A B F 1 F 2 F 3 0 0 1 1 0 0 1 0 1 1 1 0 0 1 1 1 1 1 0 1 F 1 ；F 2 ；F 3 。 二、选择题： (选择一个正确答案填入括号内，每题 3分，共 30分 ) 1、 在四变量卡诺图中，逻辑上不相邻的一组最小项为：（ ） A、m 1 与 m 3 B、m 4 与 m 6 C、m 5 与 m 13 D、m 2 与 m 8 2、 L=AB+C 的对偶式为：（ ） A 、 A+BC ； B 、
9、（ A+B ） C ； C 、 A+B+C ； D 、 ABC ； 3、半加器和的输出端与输入端的逻辑关系是 （ ） A、 与非 B、或非 C、 与或非 D、异或 4、 TTL 集成电路 74LS138 是 / 线译码器，译码器为输出低电平有效，若输入为 A 2 A 1 A 0 =101 时，输出： 为（ ）。 A . 00100000 B. 11011111 C.11110111 D. 00000100 5、属于组合逻辑电路的部件是（ ）。 12A、编码器 B、寄存器 C、触发器 D、计数器 6存储容量为 8K8位的 ROM存储器，其地址线为（ ）条。 A、8 B、12 C、13 D、14
10、7、一个八位 D/A转换器的最小电压增量为 0.01V,当输入代码为 10010001时，输出电压为（ ）V。 A、1.28 B、1.54 C、1.45 D、1.56 8、T 触发器中，当 T=1时，触发器实现（ ）功能。 A、置 1 B、置 0 C、计数 D、保持 9、指出下列电路中能够把串行数据变成并行数据的电路应该是（ ）。 A、JK 触发器 B、3/8 线译码器 C、移位寄存器 D、十进制计数器 10、只能按地址读出信息，而不能写入信息的存储器为（ ）。 A、 RAM B、ROM C、 PROM D、EPROM 三、将下列函数化简为最简与或表达式（本题 10 分） 1. （代数法） 2
11、、 F 2 （ A,B,C,D）=m (0,1,2,4,5,9)+d (7,8,10,11,12,13)（卡诺图法） 四、分析如图 16 所示电路，写出其真值表和最简表达式。（10 分） 13五、试设计一个码检验电路，当输入的四位二进制数 A、B、C、D 为 8421BCD码时，输出 Y为 1，否则 Y为 0。（要求写出设计步骤并画电路图） （10 分） 六、分析如图 17所示电路的功能，写出驱动方程、状态方程，写出状态表或状态转换图，说明电路的类型，并判别是同步还是异步电路？ （10 分） 八、如图 19所示的十进制集成计数器； 的为低电平有效的异步复位端，试将计数器用复位法接成八进制计数器
12、，画出电路的全状态转换图。（ 10 分） 14图 19 数字电子技术基础试题（二）参考答案 一、填空题 : 11100.01 , 10011000 高 AB 两 ， 一 多谐振荡器 同或 ， 与非门 ， 或门 二、选择题： 1 D 2. B 3. D 4. B 5. A 6. C 7. C 8. C 9. C 10. B 三、 1. 2. 四、 1. 152. , , , 五、 六、同步六进制计数器，状态转换图见图 20。 图 20 八、 八进制计数器电路如图 22 所示。 数字电子技术基础试题（四）一、选择题（每题 2 分，共 26 分）1将代码(10000011) 8421转换为二进制数（
13、 ） 。A、 （01000011） 2 B、 （01010011） 2 16C、 （10000011） 2 D、 （000100110001） 22函数 的对偶式为（ ） 。ABFA、 （ B、 ；)()AC、 D、 )(3有符号位二进制数的原码为（11101） ，则对应的十进制为（ ） 。A、-29 B、+29 C、-13 D、+134逻辑函数 的最简的与或式（ ） 。 )(FEAYA、AC+BD； B、 C、AC+B D、A+BD5逻辑函数的 F= 的标准与或式为（ ） 。A、 B、 )7,5432()6,4321(C、 D、10756逻辑函数 Y（A，B，C）= 的最简与或非式为（ ）
14、。),0(A、 B、 CAC、 D、 B7逻辑函数 Y（A，B，C，D）= 其约束条件为 AB+AC=0 则最)9,6542,1(简与或式为（ ） 。 A、 B、 ；DCAC、 D、8下图为 TTL 逻辑门，其输出 Y 为（ ） 。17A、0 B、 1 C、 D、BABA9下图为 OD 门组成的线与电路其输出 Y 为（ ） 。A、1 B、0 C、 D、 BA10下图中触发器的次态方程 Qn+1 为（ ） 。A、A B、0 C、Q n D、 n11RS 触发器要求状态由 0 1 其输入信号为（ ） 。A、RS=01 B、RS=1 C、RS=0 D、RS=1012电源电压为+12V 的 555 定
15、时器、组成施密特触发器，控制端开路，则该触发器的回差电压V T 为（ ） 。A、4V B、6V C、8V D、12V13为了将三角波换为同频率的矩形波，应选用（ ） 。A、施密特触发器 B、单稳态触发器 C、多谐振器 D、计数器二、判断题（每题 1 分，共 10 分）（ ）1OC 门的输出端可并联使用。（ ）2当 TTL 门输出电流 IOH=0.4mA, IOL=16mA,IIH=40A,I IL=1mA时 N=16。18（ ）3N 进制计数器可以实现 N 分频。（ ）4组合逻辑电路在任意时刻的输出不仅与该时刻的输入有关，还与电路原来的状态有关。（ ）5单稳态触发器暂稳态维持时间的长短取决于外
16、界触发脉冲的频率和幅度。（ ）6在逻辑电路中三极管即可工作在放大，饱和、截止状态。（ ）7逻辑函数 Y= 满足一定条件时存在两处竞争冒险。DBCA（ ）8寄存器、编码器、译存器、加法器都是组合电路逻辑部件。（ ）9二进制数（101110） B 转换成 8421BCD 码为（0100 0110 ） 8421。（ ）10逻辑函数 Y（ABC）= 时即：Y（ABC）=)4,20(m。)7,6531(m三、分析题（共 20 分）1试分析同步时序逻辑电路，要求写出各触发器的驱动方程、状态方程，画出完整的状态转换图（按 Q3Q2Q1排列） 。 （6 分）2分析下图由 74160 构成的计数器为几进制计数器
17、，画出有效状态转换图。 （4分）Q0 Q3 Q2 Q1 D0 D3 D2 D1 CP C ET EP 74160 1 1 RDLDCP 119RD3分析逻辑电路，要求写出输出逻辑式、列出真值表、说明其逻辑功能。 （6 分）4分析如下 74LS153 数据选择器构成电路的输出逻辑函数式。 （4 分）四、设计题（共 26 分）1用 74LS160 及少量的与非门组成能显示 0048 的计数器（使用 完成） 。（8 分）D0 D1 D2 D3 Q0 Q1 Q2 Q3 EP ET CP C LR74160 D0 D1 D2 D3 Q0 Q1 Q2 Q3 EP ET CP C LR74160 FABYD
18、0 D1 D2 D 3 A1A0202试用图示 3 线8 线译码器 74LS138 和必要的门电路产生如下多输出逻辑函数。要求：（1）写出表达式的转换过程（6 分） ；（2）在给定的逻辑符号图上完成最终电路图。 （6 分）CBAY3213使用 74LS161 和 74LS152 设计一个序列信号发生器，产生的 8 位序列信号为00010111（时间顺序自左向右） 。 （6 分）五、画图题（共 18 分）211用 555 定时器及电阻 R1、R 2和电容 C 构成一个多谐振荡器电路。画出电路，并写出脉冲周期 T 的计算公式。 （8 分）2图（a）中 CP 的波形如图（b）所示。要求：（1）写出触
19、发器次态 Qn+1 的最简函数表达式和 Y1、Y 2的输出方程。 （4 分）（2）在图（b）中画出 Q、Y 1和 Y2的波形（设 Q n=0） （6 分）数字电子技术基础试题答案（A 卷）一、选择题（26 分每题 2 分）1、B 2、 A 3、C 4、B 5、A 6、A 7、A 8、A 9、A 10、A 11、A12、A 13、B二、判断题（10 分每小题 1 分）1、2、 3、 4、5、 6、7、 8、 9、10、三、分析题（22 分）1 （8 分）图（a）图（b）VCC DISC VCO GND dR555VO TH T22驱动方程（3 分） 状态方程（3 分）21321QKQKJJJ状态转换图（2 分）2、(4 分)为五进制计数器（2 分）状态转换图（2 分）3、 （6 分）逻辑式：（2 分） BAYBYA321 ;真值表：（2 分）逻辑功能：（2 分）数值比较器4、 （4 分）23232311132Q23ABF四、设计题（24 分）1、 （6 分）2、 （12 分）转换过程（6 分） 连接图（6 分）3、 （6 分）六、画图题（18 分）1、 （8 分）（2 分） 2ln)(121CRT（6 分）图540373125mY242、 （10 分）次态、Y 1 、Y 2方程（4 分） CPQYn21波形（6 分）
