1、实 验 报 告课程名称： 集成电路原理 实验名称： CMOS 模拟集成电路设计与仿真 小组成员： 实验地点： 科技实验大楼 606 实验时间： 2017 年 6 月 12 日 2017 年 6 月 12 日微电子与固体电子学院实验报告 CMOS 模拟集成电路设计与仿真1一、实验名称：CMOS 模拟集成电路设计与仿真二、实验学时：4三、实验原理1、转换速率（SR）：也称压摆率，单位是 V/s。运放接成闭环条件下，将一个阶跃信号输入到运放的输入端，从运放的输出端测得运放的输出上升速率。2、开环增益：当放大器中没有加入负反馈电路时的放大增益称为开环增益。3、增益带宽积：放大器带宽和带宽增益的乘积，即
2、运放增益下降为 1 时所对应的频率。4、相位裕度：使得增益降为 1 时对应的频率点的相位与-180 相位的差值。5、输入共模范围：在差分放大电路中，二个输入端所加的是大小相等，极性相同的输入信号叫共模信号，此信号的范围叫共模输入信号范围。6、输出电压摆幅：一般指输出电压最大值和最小值的差。实验所用原理图如图 1 所示。图中有多个电流镜结构，M1、M2 构成源耦合对，做差分输入；M3 、M4 构成电流镜做 M1、M2 的有源负载； M5、M8 构成电流镜提供恒流源；M8 、M9 为偏置电路提供偏置。 M6、M7 为二级放大电路，Cc 为引入的米勒图 Error! Main Document On
3、ly.两级共源 CMOS 运放电路图实验报告 CMOS 模拟集成电路设计与仿真2补偿电容。其中主要技术指标与电路的电气参数及几何尺寸的关系：转换速率： =5第一级增益： v1=22+4= 215(2+3)第二级增益： v2=66+7= 266(6+7)单位增益带宽： =2输出级极点： 2=6零点： 1=6正 CMR： ,=53|3|()+1,负 CMR： ,=51+5,饱和 +1,+饱和电压： ,饱和 =2ds功耗： =(8+5+7)(+)四、实验目的本实验是基于微电子技术应用背景和集成电路原理与设计课程设置及其特点而设置，为 IC 设计性实验。其目的在于： 根据实验任务要求，综合运用课程所学
4、知识自主完成相应的模拟集成电路设计，掌握基本的 IC 设计技巧。 学习并掌握国际流行的 EDA 仿真软件 Cadence 的使用方法，并进行电路的模拟仿真。五、实验内容1、根据设计指标要求，针对 CMOS 两级共源运放结构，分析计算各器件尺寸。实验报告 CMOS 模拟集成电路设计与仿真32、电路的仿真与分析，重点进行直流工作点、交流 AC 和瞬态 Trans 分析，能熟练掌握各种分析的参数设置方法与仿真结果的查看方法。3、电路性能的优化与器件参数调试，要求达到预定的技术指标。4、整理仿真数据与曲线图表，撰写并提交实验报告。5、运放指标要求： 驱动负载电容 CL为 1.5pF； 开环增益 Av6
5、5dB； 增益带宽积 GB60MHz； 转换速率 SR20V/s； 输入共模范围 0.6V 到 2.8V； 输出电压摆幅大于 2.3V； 相位裕度 45PM75。六、实验仪器设备（1）工作站或微机终端 一台（2）EDA 仿真软件 1 套七、实验步骤1、参数计算：由 umc18 工艺得对应的一些基本参数：Vthn=0.59，V thp=0.72，u n=341，u p=81，t ox=7e-9，L min=3.4e-7，通过计算得出参数：Kn=1.68e-4，K p=4e-5（1）计算最小补偿电容 Cc根据指标要求，在此预设相位裕度为 60，则由零点 Z1 和第二极点 P2 对补偿电容的要求，得
6、：（P22.2GB）实验报告 CMOS 模拟集成电路设计与仿真4c2.210=2.2101.5=0.33保守做法，取 Cc 为 0.5pF。（2）由 SR、Cc 求出偏置电流 I5：5=c=0.5101220106=10此为最小 I5，取 I5=20uA。（3）用 CMR 计算(W/L) 3:()3= 233,|3|+1,2=201064105(3.32.80.72+0.59)2=3.65（4）由 GB、C C 求出 gm1、g m21=2 601060.51012=188.5()1=()2=1215=(188.5)216820=10.57（5）计算(W/L) 66=2.22=2.2(188.
7、5106)1.50.5=1244.14=2 =54()6=()464=3.651244.154=84.16= 2626()6=(1244.1106)22410584.1=230（6）计算(W/L) 7()7=()565=()523020=11.5()5（7）剩余参数的确定实验报告 CMOS 模拟集成电路设计与仿真5M9 和 M8 构成偏置电路给 M5 提供栅压，M8 和 M5 又构成电流镜，由于 M5 工作在饱和区间，所以由经验取(W/L) 9=1.2，(W/L) 8=10。（8）利用计算所得参数对电路进行仿真，根据仿真结果再进行细调参数。根据实验原理和设计指标要求，最终各个元器件的参数如表
8、1 所示；Candence 下电路图如图 2 所示。 表 1 运放各器件版图参数器件 W（m） L（m）M1 40 2M2 40 2M3 3.9 1M4 3.9 1M5 6 0.5M6 60 0.5M7 44 0.35M8 5 0.5M9 1.2 1CL 1.5pFCc 0.6pF实验报告 CMOS 模拟集成电路设计与仿真6图 2 两级运放电路图2 共模输入范围 ICMR 仿真对输入信号在 0VDD 范围内进行 DC 分析，测试输出电压能够跟随输入电压的的范围，即为运放的共模输入范围。测得的 Vout 随输入的变化波形如图 3，从图中可知ICMR 在 0.18V 到 2.9V 之间的情况下，运
9、放都能工作。满足设计指标要求。实验报告 CMOS 模拟集成电路设计与仿真7图 3 共模输入范围曲线3 输出摆幅仿真输出摆幅的测试方法在 0VDD 范围内，对电路进行 DC 分析。观察 Vo 点波形，测试输出电压的线性跟踪范围，即为输出动态范围。测得的 Vout 随输入的变化波形如图4 所示，可以从图中看到输出摆幅约在 0 V 到 3V 之间。大于 2.3V，满足设计要求。图 4 输出摆幅曲线实验报告 CMOS 模拟集成电路设计与仿真84 Av 和 GB 及相位裕度仿真进行 AC 分析，取两个输入正弦信号 V+和 V-的直流偏置为 1.5V，AC magnitude为 1V，Amplitude
10、为 0.1mV，Frequency 为 100Hz，相位差 180。测得的输出 Vout 的AC 20dB 波形如图 5 所示，可知低频（小于 200Hz）增益Av=77.3dB 65dB，GB=65.41MHz60MHz 满足要求。可以看出在 65.41MHz 处（0dB 带宽处）的相位裕度为 50.63，满足设计要求 45PM75。图 5 幅频相频特性曲线5 转换速率 SR 的测试建立时间是表示大信号工作时运放性能的一个重要参数，输入阶跃大信号，输出电压从开始响应到稳定值为止的时间。稳定值的误差范围一般为 0.1%Vout，建立时实验报告 CMOS 模拟集成电路设计与仿真9间既反映了运放的
11、转换速率，又表征了其阻尼特性。仿真建立时间需要进行 TRAN 分析，测得的波形如图 6 所示，可以看到在 70ns 内完成了 3.14V 的建立，所以SR=3.14/0.070 = 44.9V/s 20V/s，满足设计要求。图 6 转换速率曲线八、实验数据及结果分析1、通过本次实验掌握了 UNIX 操作系统常用命令的使用， Cadence EDA 仿真环境的调用。达到了实验目的。2、根据设计指标要求，设计两级共源 CMOS 运算放大器，并进行了参数优化，最终增益、带宽、相位裕度满足要求（见图 5） ，3、实验过程中，通过理论值到实际值的过程，清楚了运放中各个管对整个运放功能的影响。随着运算放大
12、器的功能在个人通信和数据处理尤其是笔记本电脑、移动通信等便携式设备中扮演着越来越重要的角色，所以本次对于运放设计的实验有着重要的学习应用价值。九、实验心得与体会通过这次实验，首先促使了自己更加深入地学习 Cadence 的相关使用方法，学会了如何使用 Cadence 较为娴熟地构造电路，然后结合自己所学知识，计算出电路中各个元器件的相关理论参数；然后在 Cadence 中对电路进行仿真，通过合理调整各个元器件的相关参数，使得仿真结果满足要求。虽然这个过程较为漫长和枯燥，但是让自己明白了电路中一个小小参数的变化也能对整个电路产生较大的影响，也让自己明白了理论与实践结合的重要性和必要性。在修改器件相关参数，进行各种仿真，得到需要的仿真结果，这时方知要成为一名科研工作者所需付出的辛勤努力。在整个实验中的收获，为我们在未来的科研学习、工作打下了良好的实践基础。实验报告 CMOS 模拟集成电路设计与仿真10十、实验分工由搭建初始电路，听讲老师相关讲解；由二人各自计算电路的相关参数，然后对比、总结，确定初始的电路参数；由调整电路参数以得到指定的电路功能；由最终微调电路参数，得到指定的仿真结果；由二者共同完成该实验报告。报告评分：指导教师签字：
