1、第一章：1）冯诺依曼计算机的特点：1 使用电子电路实现计算机的主要功能，完成高速自动的运行过程。2 使用二进制代码，即表示数据又表示指令 3 运行的程序和数据保存在存储器中，按地址顺序存放，通过地址完成读写。4 在早期是以运算器为中心来组织的。5 指令串行执行，是典型的单指令流单数据流系统。2）硬件组成的 5 个功能部件。运算器：完成数据的暂存、变换、算术和逻辑运算功能。控制器：完成对计算机各部件协同运行的指挥控制，既保证指令按预定的次序执行，保障每一条指令按规定的执行步骤正确执行，还要处理各项紧急事件。存储器：主存（内存）和辅存（外存） ，主存存储正在运行的程序和相关数据，辅存以文件形式保存
2、程序和数据文档；可读可写存储器 RAM 在断电后所存信息会消失，只读存储器 ROM 所存信息在断电后不会消失。输入设备：用于向计算机送入用户操作命令、程序和数据。输出设备：用于送出计算机的运行结果等内容。 运算器、控制器、Cache 的组合称为 CPU；CPU 和主机一起成为主机输入输出设备和辅助存储器设备通称为外围设备，外围设备通过接口和主机相连。借助总线，计算机在各系统部件之间实现地址、数据和控制信息的操作。软件包括系统软件和应用软件。3） 简述计算机系统的层次结构，以及各层次之间的基本关系。答：粗略的可以划分为应用软件、系统软件和硬件 3 个层次，通常更习惯的划分为数字逻辑层、微体系结构
3、层、指令系统层、操作系统层、汇编语言层、高级语言层这 6 层结构，最低一层是数字电路与逻辑设计知识，是计算机组成的预备性内容，剩余的 5 层才是计算机系统本身的内容。微体系结构层指的是计算机硬件本身，统称“裸机” ，操作系统层和更高层的汇编语言层、高级语言层属于软件系统，而指令系统层则介于硬件和软件之间，硬件要真实准确的实现每一条指令的功能，指令是用来设计程序（软件）的，因此称计算机的指令是机器语言，计算机硬件一般只能直接识别和运行有计算机指令构成的程序。4） 计算机性能指标：基本字长 主时钟频率 主存容量 CPU 速度（MIPS=指令数/执行时间：单位时间内执行的指令数；MFLOPS= 程序
4、中的浮点操作次数/执行时间）5） 取指周期从内存读出的信息流是指令流，它流向控制器。执行周期从内存中读出的是数据流它由内存流向运算器。第二章：1) N=2e.M （M 为浮点尾数，为纯小数，e 为浮点数的指数（阶码） ）尾数部分决定了浮点数的精度，阶码决定了表示范围 32 为浮点数（IEEE754 标准格式 022 为尾数 M，23-30为阶码 E，31 为符号位 S） ，阶码用移码表示。阶码 E=指数真值 e+127 规格化真值 x=(-1)S*(1.M)*2(E-127) 2)将 10 进制（20.59375）化为 754 标准的 32 位浮点数的二进制格式。解： 20.59375=101
5、00.10011=1.010010011*24 e=4;S=0,E=4+127=131=100 0001 M=010010011 于是可得：0 1000001 1010 0100 1100 0000 0000 0000= （41A4C000）H3)正数：原码=反码=补码 移码：补码符号位取反 0 有两个原码，两个反码，一个补码（000000）一个移码（100000）负数：反码=原码除符号位外取反，补码=反码+1；移码=补码符号位取反4）x补+y补=x+y补；x-y 补=x补-y补=x补+-y补 由y 补求-y补：对y补包括符号位在内求反，末尾加 1.5）定点除法运算：商的符号由两数的符号按位相
6、加求和得到，商的部分由两数的数值部分相除求的。6）浮点数运算规则：0 操作数检查 对阶 尾数求和 结果规格化 舍入处理 溢出处理 向左规格化：尾数左移一位，阶码减一 例如： x=2010*0.11011011 y=2100*(-0.10101100) 求 x+y（两数以补码表示，阶码用双符号位）则x浮=00 010，0.11011011 y浮=00 100,1.01010100 1 求阶差并对阶 Ex-Ey=Ex补+Ey补=00 010+11 100=11 110=-2 则 x 的阶码小，应使 Mx 右移两位，Ex 加 2 x浮=00 100,0.00110110（11）尾数求和得，0.001
7、10110（11）+1.01010100=1.10001010（11）规格化处理，运算结果和最高位同值，左规，得到结果 1.00010101（10） ，阶码为 00 011舍入处理，得尾数为 1.00010101 判溢出，阶码为 00，不溢出，故 x+y=2011*(-0.11101011)三、存储器：理论依据局部性定理 1）多级存储结构包括高速缓冲存储器（cache） ，主存和外存。 2）CPU 能直接访问的存储器叫内存包括 Cache 和主存，CPU 不能直接访问的存储器叫外存，外存的信息必须调入内存后才能被 CPU 处理 3）CPU-Cache( 提高存取速度，由 SRAM 组成)-主存
8、（由 DRAM 组成)-外存（大容量辅助存储, 由磁表面存储器组成)。CPU-Cache （按字为单位数据交换）Cache-主存(按块为单位数据交换)4）静态读写存储器（SRAM ）用做高速小容量的存储器使用；集成度小，功效大，速度快；为 cache 的主要构成部分，6 管双稳态触发电路作为存储单元 5）动态读写存储器（DRAM）用做计算机内存，其主要记忆单元为电容；集成度高，功效小，速度慢；需要刷新 6）刷新时定时的，由电容漏电所产生；重写是随机的，由破坏性读出所产生7）刷新的原因：因为 DRAM 存储位元是基于电容上的电荷量存储，该电荷量随着时间和温度而减少，因此8）刷新的方式：集中式刷新
9、，分散式刷新，异步刷新 EPROM:光擦除可编程存储器 E2PROM 电擦除可编程存储器存储容量扩展：地址线（存储容量 A）数据线（字长 D） 、控制线 C 位扩展：字长位数扩展 1M*4(两片)-1M*8 AC 共用，D 分高低 4 位 字扩展：字存储容量扩展 1M*8(两片)- 2M*8 AD 公用，控制线 R/W 公用，使能端 EN 由地址总线高位译码决定片选信号9）循序方式存储连续读取 m 个字所需时间 t=mT 交叉方式存储连续读取 m 个字所需时间 t=T+(m-1)s T 模块存取一字的存储周期，s 为总线传送周期Cache 作用：高速地向 CPU 提供数据和指令，加快了程序运行
10、速度 Cache 命中率：h=Nc/(Nc+Nm) Nc：Cache 完成存取总次数 Nm：主存完成存取总次数Cache/主存的平均访问时间 ta=h*tc+(1-h)*tm tc：Cache 存取周期 tm：主存存取周期 主存慢于 cache 倍率: r=tm/tc 访问效率：e=tc/ta 加速比：SP= tm/ ta10)主存 cache 映射方式：全相联（主存的任一块对应 cache 的每一块）/直接（cache 行号 i=主存块号 j%m m 为 cache 总行数）/组相联（组间直接映射 组内全相联映射 cache 组号 i=j%m m 为cache 组数） 替换策略：最不经常使用
11、算法（ LFU） 近期最少使用算法（LRU）随机替换11）cache 字地址格式： 块地址、块内地址 主存字地址格式：块标记+ 块地址+块内地址 1 字=16 位 1 字节=8 位 1 字=2 字节四、指令系统：理论依据 20:80 定律 性能要求;完备性，有效性，规整性，兼容性 指令格式= 操作码字段+地址码字段 寻址方式:顺序、跳跃寻址直接寻址：move ax(200H) 立即寻址：move ax,200H 存储器间接寻址 move ax,200H 寄存器间接寻址 move axbx1)不同寻址方式目的：缩短指令长度，扩大寻址空间，提高编程灵活性 相对寻址：有效地址 =PC+偏移量 变址寻
12、址= 变址寄存器+偏移量 基址寻址= 基址寄存器+偏移量2）寄存器（间接）寻址形式地址为寄存器编号，寄存器中存放的为操作数（操作数地址，需访问一次内存，方可取出操作数）CISC 特点：采用微程序控制 寄存器量少 各种指令都需访问存储器 指令系统庞大，功能复杂 多数指令需多个机器周期 指令格式寻址方式多6、说明运算器部件的基本组成和每一个组成部分各自分担的主要功能。答：运算器部件由寄存器组 REGs、算术逻辑运算单元 ALU、标志位寄存器 Flag、其他配套电路等几部分组成。主要完成运算数据暂存（由 REGs 承担） 、数据运算（由 ALU 承担）的功能，运算器还要能接收其他部件送来的数据，送出
13、自己的计算结果，实现数据移位（设置有用于移位的电路） ，保存标志位信息（由 Flag 承担）等功能，请注意，ALU 不仅用于数据计算，还可以用于完成数据、指令在主存储器中的单元地址的计算功能。五、CPU: 功能： 1）指令控制、操作控制、数据加工 指令周期包含多个 CPU 周期，CPU 周期包含多个时钟周期 2） 取指周期过程：1) 取指令 2)PC+1 3)对操作码译码 3）微程序控制器构成：时钟源、环型脉冲发生器，启停控制逻辑，节拍脉冲 4）一条指令对应一个微程序，一个微程序有多条微指令组成 5）流水线相关性问题：资源相关 数据相关 控制相关 6）流水线 CPU是以时间并行性为原理构造的
14、7）微指令存放在控制存储器（属于 cpu）中 8)一条指令的微程序入口地址由机器指令的操作码形成 4、简述微程序控制器和硬布线控制器的异同点。相同之处：两种控制器实现的控制功能是相同的，都是根据指令操作码和指令的执行步骤信息，产生或读出多种控制信号，以便控制计算机各个部件完成指令一个执行步骤的功能并解决个执行步骤之间的衔接关系，经过几个执行步骤就完成了一个指令的取指、译码和执行步骤的全部功能。不同之处：产生或者提供控制信号的方式、使用的具体电路、运行速度等方面有明显的差别。5、在微程序控制方式中，机器指令和微指令是什么关系？两者的用途是什么？ 在微程序控制方式中，控制部件向执行部件发出的各种控
15、制命令称为微命令，在一个 CPU 周期中，一组实现一定功能的微命令的组合以及下一条微指令的地址信息构成一条微指令，有序的微指令序列构成一段微程序。微程序的作用是实现一条对应的机器指令，即每一条机器指令是有一段（或一个）微程序来解释并执行的。机器指令是计算机厂家和用户用于设计程序的，运行中的城西通常被保存在主存储器中；微指令是计算机制造厂家用于设计微程序的，微程序固化在由 ROM 线路组成的控制存储器中，是用于解释执行机器指令（控制计算机硬件运行的）的。六、总线 分类：内部总线、系统总线、I/O 总线 总线带宽：总线本身所能达到的最高传输速率 单位兆字节每秒 MB/s 总线特性：机械 电气 功能
16、 时间 1）系统总线上传输的信息必须采用并行传递方式 ，信息传送方式：串行传送 并行传送 分时传送 总线内部结构：数据传送总线、仲裁总线、中断和同步总线 公用线2）总线仲裁策略：集中式仲裁 分布式仲裁 总线的一次传输过程：传输请求、总线仲裁、部件寻址、数据传输、总线释放 3、分析和归纳集中式串行链接、定时查询和独立请求这 3 种总线控制方式的优缺点。 （总线集中式仲裁方式）答：1） 、总线的链式查询方式的控制结构比较简单，只需要三条控制线就可以完成总线的仲裁，总线上可以很容易的扩充新设备，但这种方式的总线设备优先级是固定的，离总线控制器远的设备很难获得总线的使用权，而且一个设备的故障就会影响其
17、他设备的正常工作。2） 、计数器定时查询方式具有比较灵活的优先级设置，但是它需要额外的计数线路，计数线的数量决定着总线上可连接的设备数量。3） 、独立请求方式具有灵活的优先权设置功能，而且裁决的速度快，但是它需要较多的控制线，控制线的数量限制了接入设备的数量。 每秒钟传送的比特位数称为波特率 4、比较总线同步定时和异步定时的优缺点。答：同步定时协议采用公共时钟，具有较高的传输效率。但由于同步总线必须按最慢的模块来设计公共时钟，当各功能模块存取时间相差很大时，会大大损失总线效率。异步定时的优点是总线周期长度不变，不把响应时间强加到功能模块上，因而允许比较快速和慢速的功能模块都能连接到同一总线上。
18、但缺点是：总线复杂，成本较高。I/O 接口（ 适配器）：定义：CPU 、主存和外设之间通过系统总线进行连接的标准化逻辑部件 作用：通过 适配器可以实现高速 CPU 与低速外设之间工作速度上的匹配和同步，并完成计算机和外设之间的所有数据传送和控制，适配器通常简称为接口。七外围设备 组成：存储介质 驱动装置 控制电路 分类：输入设备、输出设备、外存设备、数据通信设备、过程控制设备。 磁盘存储器技术指标：存储密度 存储容量 存取时间 数据传输率1）分辨率为 1024*1024，颜色深度为 256，存储容量为 1024*1024*8bit=1MB 2)磁带存储器采用顺序方式访问数据，磁盘采用随机访问3
19、）CPU 的 cache 由 SRAM 组成； 磁盘的 cache 由 SRAM 和 DRAM 组成 ； 刷新存储器由 DRAM 组成4）磁盘： 平均存取时间 Ta=Ts+1/(2r)+b/(rN) Ts 为平均找道时间即最大找道时间与最小找道时间的平均值 Ts=内外道距离/磁头移动速度/2； 1/2r 表示平均等待时间，用磁盘旋转一周所需时间的一半表示 b/(rN)表示数据传送时间，其中，b 表示传送的字节数,r 表示旋转速率（转/秒） ，N 表示每道字节数 数据传输率：Dr=n*N(字节/秒)=D*V(字节/秒) n 表示旋转速率（转每秒） ，N 表示每道容量为 N 字节，D 表示位密度，
20、V 表示磁盘旋转线速度 道密度：半径方向单位长度上的磁道数（道 /英寸） 位密度：磁道半径上单位长度记录的二进制位数（位/英寸） 磁道=柱面直接寻址的最小单位是扇区，记录在同一个柱面上 基本格式：台号+柱面（磁道）号+盘面（磁头号）号+扇区号怎样提高刷存带宽？1、使用高速的 DRAM 芯片组成刷存 2、刷存采用多体交叉结构 3、刷存至显示控制器的内部总线宽度由 32 为提升至 64 为甚至 128 位 4.刷存采用双端口存储结构，将刷新端口与更新端口分开 常用的输入设备：图形输入设备、图像输入设备、语音输入设备八输入输出系统 1) 输入输出系统和 CPU 交换数据过程：输入过程：1.CPU 把
21、一个地址值放在地址总线上，这一步将选择某一输入设备 2.CPU 等待输入设备的数据成为有效 3.CPU 从数据总线读入数据，并放在一个相应的寄存器中。输出过程：1.CPU 把一个地址值放在地址总线上，这一步将选择某一输出设备 2.CPU 把数据放在数据总线上 3.输出设备认为数据有效，从而把数据取走2）CPU 管理外设方式：程序查询方式（主机与设备串行工作） 程序中断方式 （主机与设备并行工作）直接内存访问方式（主程序与设备并行工作） 通道方式 3）中断向量：中断服务子程序的入口地址 4）通道的功能：组织外围设备和数据传输；控制外围设备 通道分类：选择通道、多路通道。多路通道又分为：数组多路通道和字节多路通道DMA 和 CPU 通常用以下 3 种方法访问内存：CPU 停止访问主存法、存储器分时法、周期挪用法。DMA 传送过程 3 阶段：DMA 预处理、数据传输、DMA 后处理。
