1、1,8086微处理器外部结构 -引脚特性,总线操作与时序,主讲：黄永平 辅导：,2,一、IBM PC/XT机主板结构,二、 IBM PC/XT控制核心,三、8088/8086的操作,四、8086/8088的总线周期,五、8088/8086总线形成,六、总线周期的概念,七、最大组态下的8088时序,八、系统总线上的信号时序,九、IBM PC/XT的CPU系统,目录,3,中央 处理器 8088,协处 理器 8087,总线 驱动器,总线 控制器 8288,RAM 存储 器,ROM 存储 器,8 级 中断 电路,4 通道 DMA,8 通道 定时/ 计数器,喇叭 电路,键盘 接口,8 个 扩 展 插 座
2、,CB,AB,DB,时钟 信号 发生器 8284,一、IBM PC/XT机主板结构,4,二、IBM PC/XT的控制核心,中央 处理器 8088,协处 理器 8087,地址 锁存器,总线 控制器 8288,时钟 信号 发生器 8284,数据 收发器,CB,AB,DB,5,三、8088/8086的操作,一个微型机在运行过程中，需要CPU进行许多操作。8088/8086CPU的主要操作有： 1. 系统的复位和启动操作； 2. 暂停操作； 3. 总线操作； 4. 中断操作； 5. 最小组态下的总线保持； 6. 最大组态下的总线请求/允许。,6,四、8086/8088的总线周期,IBM PC/XT 共
3、有七种总线周期： 1. 存储器读总线周期 2. 存储器写总线周期 3. I / O读总线周期 4. I / O写总线周期 5. 中断响应周期 6. 存储器读和 I/O 写总线周期 7. 存储器写和 I/O 读总线周期,8088/ 8086启动的总线周期,DMA(直接存储器存取） 启动的总线周期,7,当8088CPU与存储器和外设构成一个计算机系统时，根据所连接的存储器 和外设的规模，8088可以有两种不同的组态。 1. 最小模式当所连的存储器容量不大，I/O端口不多时。 系统的地址总线CPU的AD0AD7, A8A15, A15A19 通过地址锁存器8282(3片) 构成。 系统的数据总线直接
4、由AD0AD7提供，或通过数据收发器8286(1片)供给。 系统的控制总线直接由CPU的控制线供给。 2. 最大模式当要构成的系统较大，要求较强的驱动能力时。 系统的地址总线CPU的AD0AD7, A8A15, A15A19 通过地址锁存器8282 (3片) 构成。 系统的数据总线通过数据收发器8286供给。 系统的控制总线通过总线控制器8288供给(*)。 最大模式配置和最小模式配置有一个主要的差别： 最大模式下多了8288总线控制器。 两种组态通过8088引脚信号MN/MX决定。,五、8088/8086总线形成,8,在8086的最小模式中，硬件连接上有如下几个特点： （1）MN/MX引脚接
5、+5V，决定了8086工作在最小模式。 （2）有一片8234A，作为时钟发生器。 （3）有三片8282或74LS373，用来作为地址锁存器。 （4）当系统中所连接的存储器和外设比较多时，需要增加系统数据总线的驱动能力，这时，可选用两片8286或74LS245作为总线收发器。,9,8086CPU的引脚信号,8086CPU采用双列直插式的封装形式，具有40条引脚，见图2-5。它采用分时复用的地址/数据总线，所以有一部分引脚具有双重功能，即在不同时钟周期内，引脚的作用不同。,10,8086最小模式,RESET TEST HOLD HLDA NMI INTR INTA M / IO WR RD,REA
6、DY CLK,READY,MN / MX,+5V,系统总线,地址总线A19 A0,数据总线D15D0,ALE BHE A19 A16 AD15 AD 0,DT / R DEN,8086 CPU,STB 8282,OE,T OE,8286,8284A,BHE,CB,AB,DB,ALE ：地址锁存允许信号。 BHE：数据总线高位允许信号,与A0合起来选择存储体。 DT/R：数据发送/接收，数据方向控制。 DEN ：数据有效。,11,系统总线,RQ/GT0 RQ/GT1 TEST NMI INTR S0 S1 S2,READY,READY RESET MN / MX,控制总线,数据总线D15D0,B
7、HE A19 A16 AD15 AD 0,8086 CPU,STB 8282,OE,T OE,8286,8284A,S0 CLK S1 MRDC S2 MWTC DEN IORC DT/R IOWC ALE INTA,8288,BHE,CLK,8086最大模式,ALE ：地址锁存允许信号。 BHE：数据总线高位允许信号,与A0合起来选择存储体。 DT/R：数据发送/接收，数据方向控制。 DEN ：数据有效。 增加总线控制器8288，产生控制信号。,ch6-1,最大模式总线形成,13,六、总线周期的概念,14,七、最大组态下的8088时序 1.存储器读周期,15,2. 存储器写周期,16,3.
8、I/O读周期,17,4. I/O写周期,4. I/O写周期,18,八、系统总线上的信号时序,RQ/GT0 RQ/GT1 TEST NMI INTA S0 S1 S2,READY,READY RESET MN / MX,地址总线A19 A0,数据总线D15D0,BHE A19A16 AD15 AD0,DT / R DEN,8086 CPU,STB 8282,OE,T OE,8286,8284A,S0 CLK S1 MROC S2 MWTC DEN IORC DT/R IOWC ALE INTA,8 2 8 8,BHE,CLK,控制总线,19,九、IBM PC/XT的CPU系统,中央 处理器 80
9、88,地址 锁存器,总线 控制器 8288,时钟 信号 发生器 8284,数据 收发器,IBM PC/XT 的控制核心,20,内部暂存器,IP,ES,SS,DS,CS,输入/输出控制电路,执行部分控制电路,1 2 3 4 5 6,ALU,标志寄存器,AH AL,BH BL,CH CL,DH DL,SP,BP,SI,DI,通用寄存器,地址加法器,指令队列缓冲器,执行部件 （EU),总线接口部件 （BIU),16位,20位,16位,8位,8088/ 8086 CPU,21,8086/8088引脚信号,22,状态 译码 器,控 制 逻 辑,命令 信号 发生器,控制 信号 发生器,S0 S1 S2,C
10、LK AEN CEN IOB,MRDC MWTC AMWC IORC IOWC AIOWC INTA,DT/R DEN MCE / PDEN ALE,状态 译码器,2. 总线控制器 8288,23,8288时序,24,8288引脚信号,25,3. 8284时钟信号发生器,8284的结构框图：,26,8284的输出信号：,RESET 复位信号 READY 准备好信号 CLK 8088系统时钟，将晶振体三分频，产生4.77MHZ 的频率。 PCLK 外围设备用时钟信号，将CLK二分频，频率为 2.387MHZ。 OSC14.318MHZ的频率。,8284A,按键,上电,+5V,RES READY,
11、CLK RESET,CLK,RESET,等待逻辑,RDY,READY,27,8284的输入信号：,RES 外部复位输入； X1 ,X2外接晶振体输入； F/ C 输入控制信号， F/ C=0时，由X1 ,X2外接晶振体形成8088时钟； F/ C=1时，由EFI输入外部方波信号形成8088时钟； OSYNC同步工作控制信号，当多个8284同时工作时使用； ASYNC准备好信号的同步控制信号； RDY1总线准备好信号； AEN1地址允许信号； RDY2总线准备好信号； AEN2地址允许信号；,8284A在IBM PC /XT中的应用见IBM PC/XT控制核心,28,8284时序,29,1 2
12、3 4 5 6 7 8 9,18 17 16 15 14 13 12 11 10,CSYNC PCLK AEN1 RDY1 READY RDY2 AEN2 CLK GND,VCC X1 X2 ASYNC EFI F / C OSC RES RESET,8284,8284引脚信号,30,31,5. 等待电路,IBM PC/XT规定存储器访问周期不插入等待状态；而在 I/O 访问周期需插入一个等待状态。DMA操作（非动态RAM刷新）时需插入一个等待状态。,32,Protel工具软件 OrCAD工具软件原理设计（VHDL） 原理模拟仿真 PCB设计 电磁兼容设计单板调试（调试程序） 系统调试,硬件开发过程-软件开发过程,33,微型计算机系统的组成；微型计算机的结构特点。 8086的内部逻辑结构BIU和EU的组成与功能；8086微处理器的寄存器及功能；8086逻辑地址、物理地址及转换；8086两种工作方式、配置、特点。 8086中断向量表（以后再讲）。 章节习题：P16全部习题,复习题,
