1、1EMC关键电路PCB设计集团研发部 周太平电子工程师硬件基础知识培训：2干扰信号分析及改善措施n 0.15MHz0.5MHz 差模干扰为主n 0.5MHz5MHz 差、共模都有n 5MHz30MHz 主要是共模干扰3干扰信号分析及改善措施n 串模干扰电流作用于两条信号线间，其传导方向与波形和信号电流一致；共模干扰电流作用在信号线路和地线之间，干扰电流在两条信号线上各流过二分之一且同向，并以地线为公共回路.正常工作电流+-共模电流 差模电流正常工作电流+-GNDGND GND GND4干扰信号分析及改善措施n 常用差模抑制元件：电容，差模电感n 常用共模抑制元件：电容，磁珠，共模电感5干扰信号
2、分析及改善措施n 电容的高频特性：n 电容最佳滤波点在频率谐振点FR上n C越小，FR越大（小电容滤高频）； C越大，FR越小（大电容滤低频）n ESL越小，FR越大，滤高频效果好n ESR越小，滤波效果越好电容量 谐振频率(MHz)1uF 1.70.1uF 40.01uF 12.63300pF 19.31100pF 33680pF 42.5330pF 6012FR LCp=n 对于引线长1.6mm的陶瓷电容6干扰信号分析及改善措施n 差模电感的高频特性FR 频率阻抗ESR呈容性呈感性LESRCL低频 高频 12FR LCp=电感量（uH）谐振频率(MHz)3.4 458.8 2868 5.7
3、125 2.6500 1.2n 绕在铁粉芯上的电感n 谐振点FR滤波效果最佳n C一定，L越大，FR越小；n 滤低频用电感，滤高频，用磁珠n 选型时，注意哪个分布电容起主要因素7干扰信号分析及改善措施n 共模电感n 法拉第电磁感应定律，将共模电信号转换成磁能量，并抵消掉n 共模电感选型参数：允许电流，绕线数量、高频阻抗值（100MHz），DCR8干扰信号分析及改善措施n 磁珠高频特性n 磁珠选型参数：DCR，额定I，100MHz阻抗值，封装n 应用场合：高频滤波电路。包括时钟电源、晶振电源、PHY电源、锁相环电源等n 通常选用600/100MHz以上的9干扰信号分析及改善措施n AC电源滤波典
4、型电路Cx CxCy共模电感 差模电感外部电源 内电路n Cx：uf级n Cy：几千pf（nf级）n 共模电感：mH级n 差模电感：几百uH10原理图关键电路EMC设计电源滤波设计n 一般IC芯片电源滤波电路，采用储能电容与高频电容配合使用。大电容虑低频、小电容虑高频。11原理图关键电路EMC设计电源滤波设计n 晶振电源滤波电路，采用高频磁珠加电容的滤波方式，大电容虑低频，磁珠和小电容配合虑除高次谐波。VCC高频磁珠600欧/100MHz,电流200mA10uF 1nF10uF0.1uFOSCVCC靠近晶振电源引脚可选12原理图关键电路EMC设计电源滤波设计n 锁相环电源滤波电路，高频磁珠加小
5、电容的滤波方式。13原理图关键电路EMC设计电源滤波设计n 关键IC电源滤波电路，磁珠加电容的滤波方式。14原理图关键电路EMC设计电源滤波设计n IC芯片电源引脚使用储能电容与高频电容进行滤波时，两个电容都尽可能靠近电源引脚，布局等受限时，应首先保证高频电容靠近芯片电源引脚，因为这样可以减小高频回路的面积，从而减小高频干扰信号对空间的辐射。电源1nF10uFVCCGND22uF高频回路面积高频电容尽量靠近芯片引脚，若有多个电源引脚，每个电源引脚都应紧靠放置一个高频电容，而储能电容，整个芯片共用一个就可以大电流回路面积IC芯片15原理图关键电路EMC设计时钟电路干扰抑制设计n 输出端通过接R、
6、C，延缓输出脉冲的上升沿，从而减小时钟信号的高次谐波分量在频带上的宽度。(电阻一般22欧姆，可用磁珠代替；电容一般为22pF)X轴 频率（log）幅度（电压或电流）1/d 1/trOSCT=RCRC输出dtr-20dB/decade-40dB/decade高次谐波分量16原理图关键电路EMC设计时钟电路干扰抑制设计n 时钟信号输出端须接匹配电阻，以减小信号反射，避免反射信号与原来信号叠加，产生振铃或过冲。晶振输出端阻抗通常十几欧姆，PCB走线阻抗通常5090欧姆，所以匹配电阻通常选用22欧51欧。晶振OutputNCVCCGNDR匹配电阻通常取22欧51欧17原理图关键电路EMC设计时钟电路干
7、扰抑制设计n 时钟电源的输入端去耦，减小高频噪声对外辐射。晶振OutputNCVCCGNDIC磁珠VCCGND600欧/100MHz10uF1nF晶振OutputNCVCCGNDICVCCGND空间二次辐射干扰其他器件18原理图关键电路EMC设计时钟电路干扰抑制设计n 晶振的外壳接地，以减小时钟信号通过内部寄生电容耦合到外壳上的高频干扰信号对外部空间的辐射。咱目前用的24MHz和32MHz晶振在出厂时已将外壳与地网络相连。19原理图关键电路EMC设计复位电路抗干扰设计n 对于干扰脉冲的抑制，可采用双向瞬态抑制二极管（结电容要小，最好在1000pF以下），也可以用高频滤波电容，典型值为560pF
8、（也可以用1nF代替），咱目前复位电路有用到0.1uF或0.01uF的，不一定能够虑除高频干扰脉冲。MCURSTTVS管560pF电源上电脉冲或其他干扰脉冲RST输入二选120原理图关键电路EMC设计复位电路抗干扰设计n 对于有手动输入的的复位电路，还需串接电阻以限流。21原理图关键电路EMC设计LED指示灯抗干扰设计n LED指示灯电路需要做防静电设计，可以用高频滤波电容或双向TVS管来搭建静电泻放回路，电容典型值560pF。22原理图关键电路EMC设计关键信号通过减小回流面积，从而减小差模辐射n 通过包地线减小回流面积，如果不能两侧包地，也一侧傍地或紧靠地时钟源PCB信号包地线包地线差模辐
9、射23原理图关键电路EMC设计关键信号通过减小回流面积，从而减小差模辐射n 通过打地孔减小回流面积TOPGNDGNDBOTTOM.差模辐射回流路径 信号路径信号过孔 地孔24原理图关键电路EMC设计关键信号通过减小回流面积，从而减小差模辐射n 避免在跨分割面上走信号，以减小回流面积。可以在分割面跨接电容来改善，但可能会带来不同电源之间的噪声耦合；实在不得不跨分割面时，最好跟两跟地线做包地处理。GO BACK25PCB关键电路EMC设计PCB布线设计n 差分信号线应同层、等长、并行走线，保持阻抗一致，差分线之间无其他走线，以保证差分线对地共模阻抗相等，提高其抗干扰能力。LKN001-D.PCB2
10、6PCB关键电路EMC设计PCB布线设计n 对于关键信号，信号线两侧应该做包地处理，以减小信号回流面积，另一方面可防止信号之间串扰。LKN001-D.PCB27PCB关键电路EMC设计PCB布线设计n 关键信号在遇到有过孔时，须在过孔周围加地孔，同样为减小回流面积。LKN001-D.PCB28PCB关键电路EMC设计PCB布线设计n 高速时钟线两侧包地，包地线每隔3000mil（76.2mm）接地，这样保证包地线上各点电位相等。LKN001-D.PCB29PCB关键电路EMC设计PCB布线设计n 对于时钟等关键信号，走线应和同层内其他关键信号或非关键信号走线满足3W原则，对于非关键信号或差分信号，应至少满足2W，这样可以避免同层信号之间的串扰。LKN001-D.PCB30PCB关键电路EMC设计PCB布线设计n 电流=1A的电源所用的表贴保险丝、磁珠、电感、坦电容的焊盘应不少于两个过孔接到平面层，主要目的是减小过孔等效阻抗。
