1、1,第2章 MCS-51系列单片机的结构,总体要求：熟练掌握MCS-51单片机构成的基本知识熟练掌握MCS-51单片机存储器构成的知识熟练掌握MCS-51单片机I/O接口的基本知识掌握MCS-51单片机应用系统构成的基本知识能够独立完成本章作业 学习重点： MCS-51的内部结构、引脚定义及功能 MCS-51单片机存储器结构片内数据存储器的结构特性及分配形式 MCS-51单片机基本应用系统的构成,2,2.1 MCS-51单片机的内部结构 2.2 MCS-51单片机的存储器结构 2.3 MCS-51单片机的并行输入输出(I/O)接口 2.4 MCS-51单片机应用系统的构成,3,2.1 MCS-
2、51单片机的内部结构 2.1.1 MCS-51的结构框图前面已经提到单片机是在一块芯片集成了CPU、RAM、ROM、定时器/计数器、I/O接口以及串行通信接口等基本功能部件的一个完整的单片微型计算机。图2-1为8051单片机功能结构图。图2-2为8051单片机内部结构图。,4,图2-1 8051单片机功能结构图,5,图2-2 8051单片机内部结构图,6,MCS-51单片机内部包括以下部件： 一个8位CPU； 一个片内时钟振荡器，最高时钟频率为12MHz； 4KB程序存储器ROM/EPROM（8031片内无ROM）； 128B数据存储器RAM； 可寻址的外部程序存储器和数据存储器空间64KB的
3、机构； 21个特殊功能寄存器SFR； 4个8位并行I/O口，共32根I/O线； 1个全双工串行口； 2个16位定时器/计数器； 具有5个中断源，2个优先级的中断结构； 具有位寻址功能的位处理器，适用于位(布尔)处理。,7,2.1.2 CPU结构CPU从功能上可分为控制器和运算器两部分1. 控制器控制器由程序计数器PC、指令寄存器、指令译码电路、定时控制与条件转移逻辑电路、数据地址指针DPTR等组成。其功能是对来自程序存储器中的指令进行译码，通过定时控制电路，在规定的时刻发出各种操作所需的内部和外部的控制信号，使各部分协调工作，完成指令所规定的功能。控制器各功能部件简述如下。,(1) 程序计数器
4、PC（Program Counter）PC是一个16位的专用寄存器，并具有自动加1的功能。当CPU要取指令时，PC的内容送到地址总线上，从而指向程序存储器中存放当前指令的单元地址，以便从存储器中取出指令，加以分析、执行，同时PC内容自动加1，指向下一条指令，以保证程序按顺序执行。也可以通过控制转移指令改变PC值，实现程序的转移。(2) 指令寄存器IR（Instruction Register）指令寄存器是一个8位寄存器，用于暂存待执行的指令，等待译码。指令译码电路是对指令寄存器中的指令进行译码，将指令转变为执行此指令所需要的电信号，再经定时控制电路定时产生执行该指令所需要的各种控制信号。,8,
5、9,(3) 数据地址指针DPTR数据地址指针DPTR是一个16位的专用地址指针寄存器，它由DPH和DPL这两个特殊功能寄存器组成。DPH是DPTR的高8位，DPL是DPTR的低8位，其组成如下：DPTR(16位) 高8位 低8位 DPTR用于存放16位地址，可对外部数据存储器RAM64KB(0000H0FFFFH)地址空间寻址。,10,2. 运算器运算器由算术逻辑运算部件ALU、累加器ACC、寄存器、暂存寄存器、程序状态字寄存器PSW、堆栈指针SP等组成，另外为提高数据处理和位操作功能，还增加了一些专用寄存器。(1) 算术逻辑运算部件ALU算术逻辑运算部件ALU在定时控制逻辑电路发出的内部控制
6、信号的控制下，可以进行如下的算术/逻辑操作： 带进位和不带进位的加法。 带借位减法。 位无符号数乘法和除法。 逻辑与、或、异或操作。 加、减操作。,11, 按位求反操作。 循环左、右移位操作。 半字节交换。 二-十进制调整。 比较和条件转移的判断等操作。(2) 累加器ACC累加器ACC是位寄存器，它通过暂存器和ALU相连， 它是CPU中工作最繁忙、最常用的专用寄存器，许多指令的操作数取自于ACC，许多运算结果也存放在ACC中。在指令系统中，累加器ACC的助记符也记作A。,12,(3) 程序状态字寄存器PSW程序状态字寄存器也是一个位寄存器，相当于标志寄存器，用于存放指令执行结果的一些特征，供程
7、序查询和判别之用。其格式如下：,其中每一位的具体含义如下：CY：进/借位标志。在进行加（或减）法运算时，如果执行结果最高位D7有进（或借）位，CY置1，否则CY清0。在进行位操作时，CY又是位操作累加器，指令助记符用C表示。AC：辅助进/借标志。在进行加（或减）法运算时，如果低半字节向高半字节有进（或借）位时，AC置1，否则AC清0。,13,F0：用户标志。由用户根据需要对其置位或复位，可作为用户自行定义的一个状态标志。RS1和RS0：工作寄存器组选择位。由用户程序改变RS1和RS0组合中的内容，以选择片内RAM中的4个工作寄存器组之一作为当前的工作寄存器组。工作寄存器组的选择见表2-1。单片
8、机在复位后，RS1和RS0都为0，CPU自然选择工作寄存器组0作为当前工作寄存器组。根据需要，用户可以利用传送指令或位操作指令来改变RS1，RS0的内容，选择其它的工作寄存器组，这种设置对程序中保护现场提供了方便。,14,15,OV：溢出标志。在补码运算时，当运算结果超出-128+127范围，产生溢出，OV置1。否则无溢出，OV清0。F1：用户标志。作用同F0，但要用位地址D1H或符号PSW.1来表示这一位。P：奇偶标志。该标志位始终跟踪累加器A中1的数目的奇偶性。如果A中1的数目为奇数，则P置1，若A中1的数目为偶数或A00H（没有1），则P清0。无论执行什么指令，只要A中1的数目改变，P就
9、随之而变。以后在指令系统中，凡是累加器A的内容对P标志位的影响都不再赘述。图2-2中的暂存器是用于暂存进入运算器之前的数据。,16,2.1.3 位(布尔)处理器MCS-51片内的CPU还是一个性能优异的位处理器，也就是说MCS-51实际上又含有一个完整的一位微型计算机。这个一位机有自已的CPU、位寄存器、位累加器、I/O接口和指令系统。它们组成了一个完整的、独立的而且功能很强的位处理单片机。这是MCS-51系列单片机的突出优点之一。MCS-51单片机对于位变量操作（布尔处理）有置位、清0、取反、测试转移、传送、逻辑与和逻辑或运算等。,17,2.1.4 MCS-51的引脚定义及功能8051单片机
10、芯片采用40引脚双列直插封装DIP（Double In line Package）方式，CHMOS的80C31/80C51除采用DIP封装方式外，还采用方型封装PLCC（Plastic Leaded Chip Carrier）方式。图2-3a为PLCC封装引脚排列图，图2-3b为DIP封装引脚排列图，图2-3c为逻辑符号图。,18,图2-3 MCS-51引脚图 （a）PLCC引脚排列图,19,图2-3 MCS-51引脚图 （b）DIP引脚排列图,20,图2-3 MCS-51引脚图（c）逻辑符号图,21,MCS-51是高性能单片机,的功能简要说明如下：1主电源引脚Vcc：芯片电源端。工作电源和编
11、程校验为+5V。Vss：接地端。2. 时钟振荡电路引脚XTAL1和XTAL2XTAL1、XTAL2：这两个引脚用来外接石英晶体振荡器，石英晶体振荡器产生的振荡信号送至内部时钟电路产生时钟脉冲信号。,22,3. 控制总线ALE/ ：ALE为地址锁存允许信号。在访问外部存储器时，ALE用来把扩展地址低8位锁存到外部锁存器。在不访问外部存储器时，ALE引脚以不变的频率（时钟振荡器频率的1/6）周期性地发出正脉冲信号，因而它又可用作外部定时或其它需要。但要注意，在遇到访问外部数据存储器时，会丢失一个ALE脉冲，ALE能驱动8个LSTTL负载。在8751单片机内部EPROM编程期间，此引脚接编程脉冲(
12、功能)。,RST/VPD：RST为复位信号输入端。当RST引脚持续接入两个机器周期(24个时钟周期)以上的高电平时，使单片机完成复位操作。此引脚还可以接入备用电源。当主电源Vcc 一旦发生断电(称掉电或失电)，降到一定低电压值时，可由VPD向内部RAM提供电源，以保护片内RAM中的信息不丢失，使上电后能继续正常运行（有关此方面的电路可查阅其它书籍）。 ：外部程序存储器ROM 的选通信号。当从外部程序存储器取指令（或数据）期间，其产生负脉冲作为外部ROM的选通信号。而在访问外部数据RAM或片内ROM时，不会产生有效的 信号。 可驱动8个LSTTL负载。,23,/VPP ：访问外部程序存储器控制信
13、号。对8051和8071，当 为高电平时，若访问的地址空间在04KB（0000H0FFFH）范围内，CPU访问片内程序存储器；若访问的地址超出4KB时，CPU将自动执行外部程序存储器的程序，即访问片外程序存储器；当 为低电平时，只能访问片外程序存储器。对于8031， 必须接地，只能访问片外程序存储器。第二功能为对8751的EPROM编程期间，接+21V编程电源。,24,25,4. 输入/输出引脚(I/O引脚)P0、P1、P2和P3口P0口（P0.0P0.7）是一个8位漏极开路的双向I/O口。第二功能是在访问外部存储器时，它分时作为低8位地址线和位双向数据线。当P0口作为普通输入口使用时，应先向
14、口锁存器写“”。 P1口(P1.0P1.7)是一个内部带上拉电阻的准双向I/O口。当P1口作为普通输入口使用时应先向口锁存器写“”。P2口(P2.0P2.7)也是一个内部带上拉电阻的8位准双向I/O口。第二功能是在访问外部存储器时作为高8位地址线。P3口(P3.0P3.7)也是一个内部带上拉电阻的8位准双向I/O口。P3口除了作为一般准双向口使用外，每个引脚还有其第二功能，见表2-2。,26,27,2.2 MCS-51单片机的存储器的结构 MCS-51单片机的存储器组织结构与一般微型计算机不同，一般微机通常是程序和数据共用一个存储空间。MCS-51单片机的存储器结构是程序存储器和数据存储器的寻
15、址空间是分开的，有个物理上相互独立的存储器空间：即片内、外程序存储器和片内、外数据存储器。但从用户的角度即逻辑上看有三个存储空间：片内外统一编址的64KB的程序存储器地址空间（包括片内ROM和外部ROM）；64KB的外部数据存储器地址空间；256字节的片内数据存储地址空间（包括128字节的内部RAM和特殊功能寄存器的地址空间）。在对这三个不同的存储空间进行数据传送时，必须分别采用三种不同形式的指令。图2-4表示了8051的存储空间结构。,28,图2-4 8051存储器地址空间,29,2.2.1 程序存储器程序存储器是用于存放程序及表格常数的。8051(或8751)片内驻留有4KB的ROM(或E
16、PROM)，外部可用16位地址线扩展到最大64KB的ROM空间。片内ROM和外部扩展ROM是统一编址的。当芯片引脚为高电平时，8051的程序计数器PC在0000H0FFFH范围内（即前4KB地址），执行片内ROM中的程序。当PC的内容在1000HFFFFH范围（超过4KB地址）时，CPU自动转向外部ROM执行程序。如果为低电平（接地），则所有取指令操作均在外部程序存储器中进行，这时外部扩展的ROM可从0000H开始编址。对8031单片机，因片内无ROM，只能外部扩展程序存储器，并且从0000H开始编址，必须为低电平。读取程序存储器中的信息使用“MOVC”指令。,30,在程序存储器中，有六个单元
17、是分配给系统使用的，具有特定的含义。0000H：单片机系统复位后，PC=0000H，即程序从0000H开始执行指令。通常在0000H00002H单元安排一条无条件转移指令，使之转向主程序的入口地址。0003H：外部中断0入口地址。000BH：定时器0溢出中断入口地址。0013H：外部中断1入口地址。001BH：定时器1溢出中断入口地址。0023H：串行口中断入口地址。,31,2.2.2 数据存储器对于8051单片机，其片内有256B的数据存储器地址空间,可把它们的物理地址空间划分为不同的区域。低128B地址空间（00H7FH）为片内数据存储器区，高128B地址空间（80HFFH）为特殊功能寄存
18、器区SFR。1. 片内数据存储器低128单元片内RAM低128单元按用途可分为3个区域。(1)工作寄存器区片内RAM中的00H1FH共32B单元为工作寄存器区，共分4组，每组有8个8位工作寄存器R0R7。通过对特殊功能寄存器程序状态字PSW的位3和位4（RS0、RS1）的设置，可决定当前程序使用哪一组工作寄存器。CPU复位后，总是选中0组工作寄存器。,(2) 位寻址区片内RAM 的20H2FH为可位寻址区域，这16B的每一位都有一个位地址，共有128位，其位地址为00H7FH，由程序对它们直接进行清零、置位、取反和测试等操作。同样，位寻址区的RAM单元也可按字节寻址，作为一般的数据缓冲器使用。
19、（3) 数据缓冲区和堆栈区片内RAM 的30H7FH共有80B，作为数据缓冲区和堆栈区使用。堆栈原则上可以设在内部RAM的任意区域，但由于00H1FH为工作寄存器区，20H2FH为位寻址区，所以堆栈一般设在30H7FH的范围之内，这个区域只能字节寻址。 图2-5为内部RAM 地址空间分布图。,32,33,图2-5 内部RAM地址空间,34,2. 特殊功能寄存器（SFR）8051片内实际上仅有21个字节单元能够被用户使用的SFR，离散地分布在内部数据存储区80HFFH地址空间内，SFR的地址分布见表2-3。SFR的地址是不连续的，并没有占满内部数据存储器80HFFH 的整个地址空间。80HFFH
20、地址空间的很多单元是没有定义的，用户不能使用它。如果对这些未定义的单元进行读/写操作，将会发现读出的数据不定，欲写入的数据会被丢失。,每一个SFR都会有字节地址，并定义了符号名。其中有11个SFR具有位地址（可位寻址），对应的位也定义了位名。由表2-3可知，凡是字节地址能被8整除的SFR都具有位地址，在SFR中共有83位可以位寻址。对于具有位地址的SFR，在表示其某一位时，可以用位地址，也可以用位定义名，或者用“寄存器名.位”的形式表示。 例如： D3H （位地址） RS0 （位定义名）PSW.3 （寄存器.位）都表示程序状态寄存器PSW中的D3位。,35,36,37,38,(1) B寄存器B
21、寄存器主要用于乘法和除法操作。(2)堆栈指针SP堆栈指针SP是一个8位的SFR。堆栈指针SP是一个双向计数器，在压栈时SP加1，在出栈时SP减1。存取信息必须按照先进后出（FILO）的原则。(3) I/O端口锁存器P0P34个特殊功能寄存器P0、P1、P2、和P3，分别是4个I/O端口P0、P1、P2、和P3口对应的锁存器。当I/O端口某一位用于输入时，必须在相应口锁存器的对应位先写入1。,39,3. 片外数据存储器片外数据存储器地址空间为64KB（0000HFFFFH），在应用系统中，如果数据缓冲器需要量比较大，内部RAM不能满足要求，那么就可以外接RAM芯片来扩展数据存储器的容量，最大可达
22、64KB。另外当系统需要扩展I/O口时，I/O地址空间就要占用一部分外部数据存储器地址空间。内部RAM及特殊功能寄存器各存储单元之间的数据传送用“MOV”指令，访问外部RAM或扩展I/O口用“MOVX”指令。,40,2.3 MCS-51单片机的并行输入/输出(I/O)接口 2.3.1 P0口,图2-6 P0口某位的结构图,41,P0口由一个输出锁存器、两个三态输入缓冲器、一个输出驱动电路和一个输出控制电路组成。输出驱动电路由一对场效应管组成，其工作状态受输出控制电路的控制，后者包括：一个与门，一个反相器和一路模拟转换开关（MUX）。模拟转换开关的位置由来自CPU的控制信号决定，当控制信号为0（
23、低电平）时，开关处于图示位置，它把输出驱动电路的下拉场效应管V2与锁存器的反端接通，同时，因与门输出为0，输出驱动电路中的上拉场效应管V1处于截止状态，因此输出级是漏极开路的开漏电路。此时P0可作一般的I/O口用。CPU向端口输出数据时，写脉冲加在锁存器时钟端CP上，这样与内部总线相连的D端的数据经锁存器取反后又经输出场效应管反相，在P0脚上出现的数据正好是内部总线的数据。,42,从图2-6的结构看，引脚上的外端信号既加在三态缓冲器的输入端上，又加在输出场效应管的漏极上，若此场效应管是导通的，则引脚上的电位始终钳位在0电平上，输入数据不可能正确地读入，所以，在作为一般I/O口使用时，P0口也是
24、一个准双向口，在输入数据时，应先把口置“1”，使输出级的两个场效应管皆截止，引脚处于悬浮状态，呈现高阻抗，以便输入的数据在“读引脚”信号的控制下正确的输入。,当P0口作为地址/数据总线使用时，可分为两种情况，一种是从P0输出地址或数据，此时控制信号应为高电平1，转换开关把地址/数据信号输入所用的反相器输出端与下拉场效应管V2接通，同时与门开锁。输出的地址或数据信号既通过与门去驱动上拉场应管，又通过反相器去驱动下拉场应管。另一种是从P0输入数据，此时信号仍从输入缓冲器进入内部总线。,43,44,2.3.2 P1口P1口是一个准双向口（见图2-7），作通用I/O口使用，在输出驱动器部分有别于P0口
25、，接有内部上拉电阻。在用做输入方式时，必须首先将口锁存器置1，关闭作输出驱动器的场效应管，使口内部的上拉电阻将相应引脚上拉成高电平，然后再进行输入操作。,45,图2-7 P1口某位的结构图,46,2.3.3 P2口P2口的位结构图见图2-8，它与P1口一样也接有内部上拉电阻，在内部结构上，P2比P1口多了一个输出转换控制部分，当转换开关（MUX）倒向左面时，P2口作通用的I/O口用，是一个标准双向口。当系统中接有外部存储器时，P2口可用于输出高8位的地址，转换开关在CPU的控制下倒向右边。由于访问外部存储器的操作连续不断，P2口不断输出高8位地址，此时P2口不可能再作为通用I/O口使用了。,4
26、7,图2-8 P2口某位结构,48,2.3.4 P3口P3口是一个多用途的端口，其位结构见图2-9，当它作为通用I/O口使用时，工作原理与P1和P2口类似，但第二输出功能端应保持高电平，使与非门对锁存器输出端是畅通的。除了作通用I/O口使用外，P3口的各位还具有第二个专用功能，当某一位实现第二专用功能时，该端口的锁存器应置1，使与非门第二输出功能是畅通的，或使此端口允许输入专用信号。不管是作通用输入口还是作专用输入口，相应的输出锁存器和第二输出功能端都应置1。,49,图2-9 P3口某位结构,50,2.3.5 端口负载能力和接口要求(1) P0口的每一位输出可驱动8个LSTTL负载。P0口即可
27、作通用I/O口使用，也可作为地址数据总线使用。(2) P1P3口的输出级均接有内部上拉电阻，它们的每一位输出可以驱动3个LSTTL负载。无论是HMOS型还是CHMOS型的单片机，当P1P3口作为输入口使用时，它们的的输入端都可以被集电极开路或漏极开路电路所驱动，而无需再外接上拉电阻。(3) P0P3口都是准双向I/O口，用于输入时，必须先向相应端口的锁存器写入“1”，使管FET截止。P0口输入时呈高阻态，而P1P3口内部有上拉负载电阻，当系统复位时，P1P3端口锁存器全为“1”。,51,需要强调的是：P0口：在扩展外部程序存储器和数据存储器的情况下，P0口不能作I/O口使用。此时P0口要作为低
28、位地址总线和位数据总线使用，它先作为地址总线对外传送位地址信息，然后再作为数据总线对外交换数据。P1口：只有I/O口功能，在任何情况下，P1口都可作I/O口使用。P2口：在扩展外部存储器时，要作为高位地址总线使用。P3口：它的每个引脚有不同的第二功能，当它某引脚按第二功能使用时，P3口就不能再作为位I/O口使用了。,52,2.4 MCS-51单片机应用系统的构成 2.4.1 振荡电路和时钟电路MCS-51片内有一个高增益反相放大器，其输入端(XTAL1)和输出端(XTAL2)用于外接石英晶体振荡器和微调电容，构成振荡器，如图2-10(a)所示。电容C1和C2对频率有微调作用，电容容量的选择范围
29、为5PF30PF。在设计印刷电路时，晶振和电容应尽量安装在单片机附近，以减少寄生电容。为提高温度稳定性，应采用NPO电容。振荡频率的选择范围为1.2MHz12MHz。在使用外部时钟时，8051的XTAL2用来输入外时钟信号，而XTAL1则接地，如图2-10(b)所示；对于CHMOS型8051单片机，外时钟信号必须从XTAL1输入，而XTAL2悬空，如图2-10(c)所示。,53,（a）外接石英晶体 （b）8051外部时钟 （c）80C51外部时钟 图2-10 MCS-51时钟源,54,2.4.2 CPU时序1. 振荡周期、时钟周期、机器周期、指令周期(1) 振荡周期振荡周期指为单片机提供定时信
30、号的振荡源的周期。(2) 时钟周期又称为状态周期或状态时间S，是振荡周期的两倍，它分成P1节拍和P2节拍，P1节拍通常完成算术逻辑操作，而内部寄存器间传送通常在P2节拍完成。(3) 机器周期若把一条指令的执行过程划分为几个基本操作，则完成一个基本操作所需的时间称为机器周期。,55,(4) 指令周期指令周期指执行一条指令所占用的全部时间，通常由14个机器周期组成。 若外接晶振为6MHz 若外接晶振为12MHz 振荡周期1/6s 振荡周期1/12s 时钟周期1/3s 时钟周期1/6s 机器周期2s 机器周期1s 指令周期28s 指令周期14s 各种周期之间的关系如图2-11所示。,56,图2-11
31、 各种周期之间的关系图,57,2. CPU时序在MCS-51指令系统中，有单字节指令、双字节指令和三字节指令。每条指令的执行时间分别占用1个或几个机器周期。单字节指令和双字节指令都可能是单周期和双周期，而三字节指令都是双周期，只有乘除法指令占用四个机器周期。每一条指令的执行都可以包括有取指和执行两个阶段。图2-12列举了几种典型指令的取指和执行时序。在取指阶段，CPU从程序存储器ROM中取出指令操作码及操作数，然后才是执行这条指令的逻辑功能。,58,图2-12 MCS-51 单片机取指、执行时序,59,2.4.3 复位电路RST为复位信号输入端，当RST引脚持续两个机器周期（24个时钟周期）以
32、上的高电平时，使单片机完成复位操作。复位后，片内各寄存器的状态见表2-4。 表2-4 复位片内各寄存器的状态,60,1复位电路MCS-51系统刚通电（上电）后，必须复位。由于复位后，PC0000H，指向了程序存储器0000H地址单元，使CPU从首地址0000H单元开始重新执行程序。复位不影响内部RAM中的数据。此外，在系统工作异常等特殊情况下，也可以人工使系统复位。复位是由外部复位电路来实现的，按功能可以分为上电自动复位方式和人工复位两种方式。复位电路如图2-13所示。,61,（a）上电自动复位方式 （b）上电与按钮复位方式 图2-13 复位电路,62,2系统复位在实际的单片机应用系统设计中，
33、若有外部扩展的I/O接口电路与CPU一样需要复位。这时就需要一个系统的同步复位信号。系统复位的方式有多种，可以采用如图2-14所示的两种较为简单易行的系统复位方式。图2-14(a)是采用施密特触发器整形后加在单片机和I/O电路复位端的复位方式；图2-14(b)是采用分离器件的复位电路，此电路需要分别调整RC参数保证CPU与外部电路的同步复位。,63,（a）采用施密特触发器的复位电路（b）采用分离器件的复位电路 图2-14 系统复位电路,64,2.4.4 CHMOS型单片机低功耗工作方式CHMOS型的MCS-51单片机具有低功耗和节电的特点，该类型的单片机提供了两种节电工作方式：待机方式和掉电保
34、护方式。1. 待机方式待机方式的进入方法非常简单，只需使用指令将PCON寄存器的IDL位置1即可。单片机进入待机方式时振荡器仍然运行，而且时钟被送往中断逻辑、串行口和定时器/计数器，但不向CPU提供时钟，因此在此方式下CPU是不工作的。CPU的现场（堆栈指针SP、程序计数器PC、PSW、ACC）以及除与上述三部件有关寄存器外，其余通用寄存器都保持原有状态不变，各引脚保持进入待机方式时的状态，ALE和PSEN保持高电平，中断的功能还继续存在。,65,2掉电保护方式掉电保护方式的进入类似于待机方式的进入，只需使用指令将PCON寄存器的PD位置1即可。进入掉电保护方式，单片机的一切工作全部停止，只有
35、内部的RAM单元的内容被保存。I/O引脚状态和相关的特殊功能寄存器的内容相对应，ALE和PSEN为逻辑低电平。退出掉电保护方式的方法只有一个：硬件复位。复位后特殊功能寄存器的内容被初始化，但RAM的内容仍然保持不变。,66,2.4.5 MCS-51单片机基本应用系统的构成对于内部带有程序存储器的MCS-51单片机，若接上工作时所需要的电源、复位电路和晶体振荡电路，利用芯片内部的中断系统、定时器/计数器、并行接口、串行接口就可组成完整的单片机系统，若再连接上外部设备，就可以对其进行检测和控制了。这种维持单片机运行的最简单配置系统，称为最小应用系统。如图2-15(a)所示为8051单片机最小应用系
36、统。对于无片内ROM的8031、8032等单片机，必须在片外扩展程序存储器后才能工作，其最小应用系统如图2-15(b)所示。图中的线路连接原理将在其后的章节中讲述。,67,（a）8051单片机最小应用系统 （b）8031单片机最小应用系统 图2-15 MCS-8051单片机最小应用系统,68,本章小结本章我们重点讨论了8051单片机的系统结构和工作原理。1MCS-51内部有一个功能很强的8位微处理器CPU，它由算术逻辑运算部件（ALU）、布尔处理器、控制器和工作寄存器等组成。运算器主要包括算术逻辑运算部件（ALU），累加器ACC、B寄存器、暂存器、程序状态字寄存器PSW、十进制调整电路以及布尔
37、处理器等。运算器主要用来实现数据的传送、数据的算术逻辑运算和位变量处理。,69,控制器是控制计算机系统各种操作的部件，它包括时时钟发生器、定时控制逻辑、复位电路、指令寄存器IR、指令译码器、程序计数器PC、程序地址寄存器、数据指针DPTR、堆栈指针SP等。2MCS-51单片机的存储器组织结构由程序存储器和数据存储器组成的，二者的寻址空间是分开的。有个物理上相互独立的存储器空间：即内、外程序存储器和内、外数据存储器。但从用户的角度上看有三个存储器空间：即片内外统一编址的64KB的程序存储器地址空间（包括片内ROM和外部ROM）；64KB的外部数据存储器地址空间；256B的片内数据存储地址空间（包括128B的内部RAM和特殊功能寄存器的地址空间）。,70,MCS-51系列单片机有四个独立的存储空间； 64KB程序存储器空间（00FFFFH） 256B内部RAM空间（00FFH）（包括128B内部 特殊功能寄存器空间800FFH） 64KB字节外部数据存储器（RAM、I/O口）空间 （00FFFFH） 位寻址空间（00FFH）,返回首页,本 章 结 束,71,
