1、数字电子技术试卷(1)一填空（16）1十进制数 123 的二进制数是 ；十六进制数是 。2100001100001 是 8421BCD 码，其十进制为 。3逻辑代数的三种基本运算是 ， 和 。4三态门的工作状态是 ， ， 。5描述触发器逻辑功能的方法有 。6施密特触发器的主要应用是 。7设 4 位 D/A 转换器的满度输出电压位 30 伏，则输入数字量为 1010 时的输出模拟电压为8实现 A/D 转换的主要方法有 ， ， 。二判断题（10）1BCD 码即 8421 码 （ ）2.八位二进制数可以表示 256 种不同状态。 （ ）3TTL 与非门与 CMOS 与非门的逻辑功能不一样。 （ ）4
2、多个三态门的输出端相连于一总线上，使用时须只让一个三态门传送信号，其他门处于高阻状态。( ) 5计数器可作分频器。 （ ）三化简逻辑函数（14）1用公式法化简 ，化为最简与或表达式。ADCEBAY2用卡诺图化简 ，md），（） ，（ 8421017653),(化为最简与或表达式。四电路如图 1 所示，要求写出输出函数表达式，并说出其逻辑功能。（15）五触发器电路如图 2（a）,（b）所示，写出触发器的次态方程； 对应给定波形画出 Q 端波形（设初态 Q0）(15)六试用触发器和门电路设计一个同步的五进制计数器。（15）七用集成电路定时器 555 所构成的自激多谐振荡器电路如图 3 所示，试画出
3、 VO，V C 的工作波形，并求出振荡频率。 （15）数字电子技术试卷(2)三填空（16）1十进制数 35.85 的二进制数是 ；十六进制数是 。2逻辑代数中逻辑变量得取值为 。3组合逻辑电路的输出状态只与 有关而与电路 。4三态门的输出有 ，三种状态，当多个三态门的输出端连在一根总线上使用时，应注意 。 5触发器的基本性质有 。6单稳态触发器的主要应用是 。7设 6 位 D/A 转换器的满度输出电压位 6.3 伏，则输入数字量为 110111，输出模拟电压为8一个 8K 字节的 EPROM 芯片，它的地址输入端的个数是 。 四判断题（10）1数字电路中，化简逻辑函数的目的是为了所设计的逻辑电
4、路更简单，更经济，而且其功能不变。( ) 2二进制数 1001 和二进制代码 1001 都表示十进制数。 （ ） 3触发器的输出状态完全由输入信号决定。 （ ）4模拟量送入数字电路前，须经 A/D 转换。 （ ） 5多谐振荡器常作为脉冲信号源使用。 （ ） 三化简逻辑函数（14）1用公式法化简 ，CBDABCDAY化为最简与或表达式。2用卡诺图化简 ，md）（） （ 15,014,8732),(化为最简与或表达式。四设计一个 8421 码的检码电路。要求当输入大于等于 3、小于等于 7 时电路输出为 1，否则电路输出为 0。要求列出真值表，写出逻辑函数式，画出逻辑图。 （15）五触发器电路如图
5、 1（a）,（b）所示，写出触发器的次态方程； 对应给定波形画出 Q 端波形（设初态 Q0） 。 (15)六分析图 2 电路实现何种逻辑功能，其中 X 是控制端，对X0 和 X1 分别分析，设初态为 。 （要求写出电路方程，列出状态转换表或图，说明其逻辑功能，并1,2说明电路能否自启动） （15）七试用 8 选 1 数据选择器和 74LS161 芯片设计序列信号发生器。芯片引脚图如图 3 所示，序列信号为11001101（左位为先） 。 （15）数字电子技术试卷(3)五填空（16）1十进制数 86 的二进制数是 ；8421BCD 码是 。2在 Y=AB+CD 的真值表中， Y1 的状态有 个。
6、34 位二进制数码可以编成 个代码，用这些代码表示 09 十进制输的十个数码，必须去掉 代码。4描述触发器逻辑功能的方法有 。5若 Q1，J=0，K=1，则 。 。1nQ6设 ROM 地址为 ，输出为 ，则 ROM 的容量为 。70A30Y7一个 8 位二进制 D/A 转换器的分辨率为 0.025，则输入数字量为 11010011 时，输出模拟电压为 。 8 和 是衡量 A/D、D/A 转换器性能优劣的主要指标。 六回答问题（10）1已知 XY=XZ，则 Y=Z，正确吗？为什么？2五位环形计数器的时钟频率为 10KHz,其输出波形的频率是多少？三化简逻辑函数（14）1用公式法化简 ，化为最简与
7、或表达式。CBABDY_2用卡诺图化简 ，化为最mdC）（） （ 1,0932,1,8640),(简与或表达式。四由双 4 选 1 数据选择器组成的电路如图 1 所示，写出 的表达式。2,Y列出 的真值表。 （15）1五某室由 3 台计算机工作站，请用红、黄、绿 3 种指示灯设计一个监视电路，要求：3 台计算机正常工作时，绿灯亮；只一台出故障时黄灯亮；有两台出故障时，红灯亮；若 3 台计算机同时出故障时，则黄灯和红灯都亮。试用门电路设计。要求：列出真值表，写出逻辑函数式，画出逻辑电路图。（15） 六触发器电路及输入波形如图 2 所示，要求：写出电路方程，画出与 Y 的对应波形。 (设 的初态为
8、 11)（15）21,Q1,Q七试用中规模集成十六进制计数器 74LS161 芯片设计一个十三进制计数器，要求必须包括 0000 和 1111 状态，利用 C 端左进位输出。芯片引脚图如图 3 所示。 （15）数字电子技术试卷(4)七填空（16）1十进制数 3.5 的二进制数是 ；8421BCD 码是 。2在 的结果是 。BAY3D 触发器的状态方程为 ，如果用 D 触发器来实现 T 触发器的功能，则 T、D 间的关系为 。4一个 64 选 1 的数据选择器，它的选择控制端有 个。56 位 D/A 转换器满度输出电压为 10 伏，输入数字为 001010 时对应的输出模拟电压为 V。 6一片
9、64K8 存储容量的只读存储器 ROM，有 条地址线，有 条数据线。7 由 555 定时器构成的单稳态触发器，输出脉宽 。WT8 和 是衡量 A/D、D/A 转换器性能优劣的主要指标。 八回答问题（10）1已知 XY=XZ，则 Y=Z，正确吗？为什么？2已知 X+Y=XY，则 X=Y，正确吗？为什么？ 三化简逻辑函数（14）1用公式法化简 ，化为最简与或表达CBAY式。2用卡诺图化简 ，mdD）（） （ 1,543210,8),(化为最简与或表达式。四分析图 1 所示电路，要求列出 的逻辑表达式和真值表，21,Y并说出电路的逻辑功能指出输入变量和输出函数的含义。（15）五触发器电路如图 2（a
10、）,（b）所示，写出触发器的次态方程； 对应给定波形画出 Q 端波形（设初态Q0）(15)六试用 D 触发器及少量门器件设计，状态转换图为模为 3 的同步计数器。要求有设计过程。 （15）七用集成电路定时器 555 所构成的自激多谐振荡器电路如图 3 所示，试画出 VO，V C 的工作波形，并求出振荡频率。（15） 数字电子技术试卷 5一选择题（共 20 分）1将十进制数（3.5）10 转换成二进制数是（） 11.11 10.11 10.01 11.102.三变量函数 的最小项表示中不含下列哪项（）m2 m5 m3 m7BCAF,3.一片 64k8 存储容量的只读存储器 ROM,有（）条地址线
11、和（）条数据线。64、864、1616、816、164.在 ADC 工作过程中,包括保持 a,采样 b,编码 c,量化 d 四个过程,其先后顺序为（）abcdbcda cbad badc5.以下各种 ADC 中，转换速度最慢的是（） 并联比较型逐次逼进型双积分型以上各型速度相同6.一个时钟占空比为 1：4，则一个周期内高低电平持续时间之比为（）1：3 1：4 1：5 1：67.当三态门输出高阻状态时，输出电阻为（） 无穷大 约 100 欧姆无穷小约 10 欧姆8.通常 DAC 中的输出端运算放大器作用是（） 倒相 放大 积分 求和9.16 个触发器构成计数器，该计数器可能的最大计数模值是（）
12、16 32 162 21610.一个 64 选 1 的数据选择器有（）个选择控制信号输入端。 （） 6 16 32 64二判断题（20 分）1两个二进制数相加，并加上来自高位的进位，称为全加，所用的电路为全加器（）2三态门输出为高阻时，其输出线上电压为高电平（）3前进位加法器比串行进位加法器速度慢（）4译码器哪个输出信号有效取决于译码器的地址输入信号（）5五进制计数器的有效状态为五个（）6施密特触发器的特点是电路具有两个稳态且每个稳态需要相应的输入条件维持。 （）7当时序逻辑电路存在无效循环时该电路不能自启动（）8RS 触发器、JK 触发器均具有状态翻转功能（）9D/A 的含义是模数转换（）1
13、0构成一个 7 进制计数器需要 3 个触发器（）三、简答题（每小题 5 分，共 10 分）1用基本公式和定理证明下列等式： 。ABCAB2 请写出 RS、JK 触发器的状态转移方程，并解释为什么有的触发器有约束方程。四用卡诺图化简以下逻辑函数（每小题 5 分，共 10 分）1. DCABADBCY2 ，给定约束条件为 ABCD0五一个组合电路具有 3 个输入端 A,B,C,一个输出端 Y,其输入和输出波形如图 1 所示,使用或非门设计电路(15 分)六8 选 1 数据选择器 CC4512 的逻辑功能如表 1 所示。试写出图 2 所示电路输出端 Y 的最简与或形式的表达式。 （10 分）七如图
14、3 所示电路的计数长度 N 是多少？能自启动吗？画出状态转换图。 （15 分）数字电子技术试卷(06)一、数制转换（12）、 （） 2（ ） （ ） 、 （C） （ ） （ ） 、 （127） （ ） （ ） 、 （） （ ） 、 （B）原码（ ）反码=( )补码二、选择填空题（12）1） 、以下的说法中，是正确的。A）一个逻辑函数全部最小项之和恒等于B）一个逻辑函数全部最大项之和恒等于C）一个逻辑函数全部最大项之积恒等于D）一个逻辑函数全部最大项之积恒等于2） 、若将一个异或门（输入端为、）当作反相器使用，则、端应连接。A）或有一个接 B）或有一个接 C）和并联使用 D）不能实现3） 、已知
15、、是或非门构成的基本触发器的输入端，则约束条件为。A） B） C） D）4） 、用 8 级触发器可以记忆种不同的状态。A）8 B）16 C）128 D）2565） 、由 3 级触发器构成的环形和扭环形计数器的计数模值依次为。A）8 和 8 B）6 和 3 C）6 和 8 D）3 和 6三、用卡诺图化简法将下列逻辑函数化为最简与或形式（12）（1） 、 ADCY（2） 、 ，给定约束条件为：A 0ABCDCAB四、证明（12）（1） 、 1)()(CBDAB（2） C五、设计一位二进制全减器逻辑电路。 （D=A-B-Ci,A：被减数,B：减数,Ci：借位输入,D：差,另有 Co：借位输出） （1
16、6）六、分析上图时序电路的逻辑功能。FF1,FF2 和 FF3 是三个主从结构的 JK 触发器,下降沿动作,输入端悬空时和逻辑 1状态等效。(20）七、如图，用 555 定时器接成的施密特触发器电路中，试求：（16）1）当 Vcc12V，而且没有外接控制电压时，VT、VT及 VT 值。2）当 Vcc9V，外接控制电压 Vco5V 时，VT、VT及 VT 值。数字电子技术试卷(07)一、数制转换(12)1、(1101101) 2=( )16=( )10 2、(3DBE) 16=( )2=( )103、(257) 10=( )2=( )16 4、(010110000111) 8421BCD=( )
17、85、(00101B)原码=( )反码=( )补码二、选择填空题(12)1)、以下的说法中,是正确的。A)一个逻辑函数全部最小项之和恒等于 0 B)一个逻辑函数全部最大项之和恒等于 0C)一个逻辑函数全部最大项之积恒等于 1 D)一个逻辑函数全部最大项之积恒等于 02)、已知 R、S 是与非门构成的基本 RS 触发器的输入端, 则约束条件为。A)RS=1 B)RS=0 C)RS=1 D)RS=03)、若 JK 触发器的原状态为 0,欲在 CP 作用后仍保持为 0 状态,则激励函数 JK 的值应是。A)J=1,K=1 B)J=0,K=0 C)J=0,K=X D)J=X,K=X4)、同步计数器是指
18、的计数器。A)由同类型的触发器构成。 B)各触发器时钟端连在一起,统一由系统时钟控制。C)可用前级的输出做后级触发器的时钟。 D)可用后级的输出做前级触发器的时钟。5)、同步四位二进制计数器的借位方程是 B= ,则可知 B 的 CP 周期和正脉冲宽度为。1234QA)16、 2 B)16、1 C)8、8 D)8、4三、用卡诺图化简法将下列逻辑函数化为最简与或形式(12)(1). DCBAY(2).Y(A,B,C,D)=(m 3,m5,m6,m7,m10),给定约束条件为：m 0m 1m 2m 4m 8=0四、证明下列逻辑恒等式(方法不限 )(12)(1)、 CBADBCA)()(2)、 D五、
19、分析下图所示电路中当 ABCD 单独一个改变状态时是否存在竞争冒险现象？如果存在,那么都发生在其它变量为何种取值的情况下？(16)ABCDY&六、分析如下时序电路的逻辑功能,写出电路的驱动方程、状态方程和输出方程,画出电路的状态转换图(20)。七、如图所示,用 CMS 反相器组成的施密特触发器电路中,若 R1=50K ,R2=100K ,VDD=5V,V =VDD2,试求电路的输入转换电平 V 、V 以及回差电压V 。(16)数字电子技术试卷(08)二、数制转换(10)：1、(11001) 2( )16( )10 2、(8FFF) 16( )2( )10 3、(257) 10( )2( )16
20、4、(1011B)原码( )反码=( )补码 5、(101010B)原码( )反码=( )补码二、选择填空题(10)1)、主从 JK 触发器是。 A)在 CP 上升沿触发 B)在 CP 下降沿触发 C)在 CP1 稳态触发 D)与 CP 无关2)、触发器的特性方程是。A) B) C D)nnQT1 nT1 nQT nnT13)、用 8 级触发器可以记忆 种不同的状态。 A)8 B)16 C)128 D)2564)、存在约束条件的触发器是。 A)基本 RS 触发器 B)D 锁存器 C)JK 触发器 D)D 触发器5)、构成模值为 256 的二进制计数器，需要 级触发器。 A)2 B)128 C)
21、8 D)256三、判断题：判断下列说法是否正确，正确的打“” ，错误的打“” 。(10)1)、1001 个“1”连续异或的结果是 1。( ) 2)、已知逻辑 ABAC，则 BC。( )3)、已知逻辑 ABAC，则 BC。( ) 4)、函数 F 连续取 100 次对偶，F 不变。( )5)、正“与非”门也就是负“或非”门。( )四、用卡诺图化简法将下列逻辑函数化为最简与或形式(10)(1)、 AY(2)、 ，给定约束条件为：DBC)(ABCD0五、证明下列逻辑恒等式(方法不限 )(15)(1)、 BA(2)、 1)()CD(3)、 DBAC六、试画出用 3 线8 线译码器 74S138 和门电路
22、产生如下多输出逻辑函数的逻辑电路图。(74S138 ：输入A2、A 1、A 0；输出 )(15)7Y0AC1 BCAY2 AY3七、分析如下时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图。(20)八、试叙述施密特触发器的工作特点及主要用途。(10)数字电子技术试卷(09)三、数制转换(10)：1、(101011111) 2( )16( )10 2、(1000) 16 ( )2( )10 3、(039) 10( )2( )164、(00110B)原码( )反码=( )补码 5、(1101B)原码( )反码=( )补码二、选择填空题(15)1)、同步计数器是指的计
23、数器。A)由同类型的触发器构成。 B)各触发器时钟端连在一起,统一由系统时钟控制。C)可用前级的输出做后级触发器的时钟。 D)可用后级的输出做前级触发器的时钟。2)、已知 Q3Q2Q1Q0 是同步十进制计数器的触发器输出,若以 Q3 做进位,则其周期和正脉冲宽度是。A)10、 1 B)10、2 C)10、4 D)10、83)、若四位同步二进制计数器当前的状态是 0111,下一个输入时钟脉冲后,其内容变为。A)0111 B)0110 C)1000 D)00114)、若四位二进制加法计数器正常工作时,由 0000 状态开始计数,则经过 43 个输入计数脉冲后,计数器的状态应是。A)0011 B)1
24、011 C)1101 D)10105)、在下列功能表示方法中,不适合用于时序逻辑电路功能表示方法的是。A)状态转换图 B)特性方程 C)卡诺图 D)数理方程三、用逻辑代数的基本公式和常用公式将下列逻辑函数化为最简与或形式(10)(1)、(2)、四、用卡诺图化简法将下列逻辑函数化为最简与或形式(10)(1)、 BDCAY(2)、Y(A,B,C)=(m0,m1,m2,m4),给定约束条件为：m3m5m6 m70五、证明下列逻辑恒等式(方法不限 )(10)(1)、 BA(2)、 CDC)()六、试用四位并行加法器 74LS283 设计一个加/ 减运算电路。当控制信号 M0 时它将两个输入的四位二进制
25、数相加,而 M1 时它将两个输入的四位二进制数相减。允许附加必要的门电路。(74LS283：输入变量 A(A3A2A1A0)、B(B3B2B1B0)及 CI,输出变量 S(S3S2S1S0)及 CO)(15)七、对某同步时序电路,已知状态表如下表所示,若电路的初始状态 Q1Q000,输入信号波形如图所示,试画出 Q1、Q0 的波形(设触发器响应于负跳变)(15) 。CP八、在图所示的权电阻网络 D/A 转换器中,若取 VEF5V,试求当输入数字量为 d3d2d1d0=0101 时输出电压的大小(15)。数字电子技术试卷(10)四、数制转换(10)：1、(3D BE) 16( )2( )10 2
26、、(17) 10( )2( )16 3、(743) 8( )104、(1011B)原码( )反码=( )补码 5、(101010B)原码( )反码=( )补码二、选择填空题(10)1)、若将一个异或门(输入端为 A、B)当做反相器使用,则 A、B 端应连接。A)A 或 B 有一个接 1 B)A 或 B 有一个接 0 C)A 和 B 并联使用 D)不能实现2)、由 10 级触发器构成的二进制计数器 ,其模值。A)10 B)20 C)1000 D)10243)、已知 Q3Q2Q1Q0 是同步十进制计数器的触发器输出,若以 Q3 做进位,则其周期和正脉冲宽度是。A)10、 1 B)10、2 C)10
27、、4 D)10、84)、在下列功能表示方法中,不适合用于时序逻辑电路功能表示方法的是。A)状态转换图 B)特性方程 C)卡诺图 D)数理方程5)、用反馈复位法来改变 8 位二进制加法计数器的模值 ,可以实现模值范围的计数器。A)1-15 B)1-16 C)1-32 D)1-256三、用逻辑代数的基本公式和常用公式将下列逻辑函数化为最简与或形式(10)(1)、 (2)、四、用卡诺图化简法将下列逻辑函数化为最简与或形式(10)(1)、 ABCBAY(2)、Y(A,B,C,D)= (m2,m3,m7,m8,m11,m14),给定约束条件为：m0m5m10m150五、证明下列逻辑恒等式(方法不限 )(10)(1)、 BA(2) DCDC)XZQn/100 100 011 11101 100 10010 100 11011 011 001ABCDY&六、分析上图所示电路中当 A、B、C、D 单独一个改变状态时是否存在竞争冒险现象？如果存在,那么都发生在其它变量为何种取值的情况下？(15)七、试分析下图所示时序电路,画出其状态表和状态图。设电路的初始状态为0,画出在图示波形图作用下,Q 和 Z 的波形图(20) 。八、比较并联比较型 A/D 转换器、逐次渐近型 A/D 转换器和双积分型 A/D 转换器的优缺点,指出它们各适于哪些情况下采用(15)。CPXCPX QKJ =1 Z
