1、1计算机组成原理补充题判断题1磁盘存储中如果文件长度超过磁道容量，会将其放在同一个记录面上。 2随机存储存储器的访问时间与存储位置有关。 3微程序控制器中，一条机器指令对应于一个微程序。 4任何指令的执行可以由硬件来实现，也可以由软件来完成。 5通常多级中断系统可实现中断嵌套。 6. RR、RS 及 SS 型指令中，RR 型指令的执行速度最慢。补：7. 通常单级中断系统可实现中断嵌套。8. RR、RS 及 SS 型指令中，SS 型指令的执行速度最慢9.单管 DRAM 必须不断刷新是因为其为破坏性读出。10.磁盘的读出过程是一个磁电变换。11.寄存器的间接寻址中，操作数存放在内存的相应单元中。1
2、2.并行技术之所以能提升效率是因期许自身的物理性能得到了改善。13.流水 CPU 一定是 RISC 机器。14.半导体存储器均为易失性存储器。15.寄存器间接寻址中，操作数存放在内存的相应单元中。1. 2. 3. 4. 5. 6. 7. 8. 9. 10. 11. 12. 13.14.15.填空题1.流水 CPU 中可能造成“断流” 的主要原因是存在 数据相关、资源相关 和 控制相关 。2双端口存储器和多模块交叉存储器均为 并行存储器结构 ，前者采用空间并行技术，后者采用 时间并行技术。3. 集中式仲裁通常可采用 优先（级）策略 或 公平策略 选择下一个总线主设备。4.CPU 从主存取出一条指
3、令并执行该指令的时间叫 指令周期 ，它通常包含若干个 机器周期 。而后者又包含又若干个 时钟周期（节拍脉冲） 。5冯.诺依曼型计算机的工作原理为： 存储程序 并按 地址顺序执 行。6指令的寻址方式包括 顺序寻址和跳跃寻址 两种方式。7计算机通常使用 程序计数器 来指定指令的地址。 8建立 Cache 的理论依据是 程序访问的局部性 。9磁盘上访问信息的最小物理单位是 扇区 。10.计算机系统是由硬件、软件组成的多级层次结构，它通常由 微程序级 、 一般机器级 、 操作系统级、汇编语言级 、 高级语言级组成 。补：11.RSIC 的三个基本要素： 一个有限的简单的指令集 、 CPU 配备大量的通
4、用寄存器 、 强调对指令流水线的优化。12.在定点二进制运算器中，减法运算一般用 补码运算的二进制加法器。13.-1 的补码用 8 位二进制表示为 1111111。14.DMA 的传送方式 停止 CPU 访问 、 周期挪用 、 DMA 与 CPU 交替访问 。15.保存当前正在执行的指令的寄存器 IR（指令寄存器） ；指示下一条指令地址的寄存器 PC（程序计数器） ；保存当前正在执行的指令地址 AR（地址寄存器） ；算术逻辑运算结果通常放在 DR（数据寄存器）和通用寄存器。16.某机字长 32 位，存储容量 1MB，按字节编址，它的寻址范围是 0-256K。单选题1中断处理过程中，由硬件完成的
5、操作是 。2A关中断 B开中断 C保存 CPU 现场 D恢复 CPU 现场2由四片 74181ALU 构成的十六位运算器，具有如下进位传递功能： 。A行波进位 B片内先行进位，片间行波进位C片内行波进位，片间先行进位 D片内先行进位，片间先行进位3就取得操作数的速度而言，下列寻址方式中速度最快的是 。A直接寻址 B相对寻址 C立即寻址 D间接寻址4某计算机的指令流水线由四个功能段组成，指令流经各功能段的时间分别为90ns、80ns、70ns 和 60ns，若各段的缓存时间为 10ns，则该计算机的时钟周期至少是_。A90ns B 60ns C70ns D100ns 5.某计算机主存容量为 64
6、KB，其中 ROM 区为 4KB，其余为 RAM 区，按字节编址。现用 2K*8 位 ROM芯片和 4K*4 位的 RAM 芯片来设计，问所需的 ROM 与 RAM 芯片的片数分别是_。A 1、15 B2、30 C2、15 D1、30 补：6. 计算机操作的最小单位时间是_。A时钟周期； B指令周期； C存储周期； D中断周期。7.在计算机中存储器指令及微程序的控制存储器隶属于_。A外存 B高速缓存 C内存储器 DCPU 8. 指令系统中采用不同寻址方式的主要目的是 。 A实现存储程序和程序控制 B缩短指令长度，扩大寻址空间，提高编程灵活性 C可以最快访问外存 D提高扩展操作码的可能并降低指令
7、译码难度 9. 单级中断系统中，CPU 一旦响应中断，立即关闭 标志，以防止本次中断服务结束前同级的其他中断源产生另一次中断进行干扰。 A中断允许 B中断请求 C中断屏蔽 DDMA 请求10.在微程序控制器中，机器指令和微指令的关系是 。 A.每一条机器指令由一条微指令来执行 B一条微指令由若干条机器指令组成 C.每一条机器指令由一段用微指令组成的微程序来解释执行 D一段微程序由一条机器指令来执行11.以下有关机器周期说法正确的是_。A.指令周期等于机器周期 B 指令周期小于机器周期C 指令周期大于机器周期 D 指令周期是机器周期的两倍12. 双端口存储器在_ _ 情况下会发生读/写冲突。A.
8、 左端口与右端口的地址码不同 B. 左端口与右端口的地址码相同 C. 左端口与右端口的数据码不同 D. 左端口与右端口的数据码相同 1.A 2.B 3.C 4.D 5.B 6.A 7.D 8.B 9.C 10.C 11.A 12.B分析计算题1.已知 x=0.11011，y=0.10001，用变形补码计算 x+y，并指出结果是否溢出。解：取补：X补=00.11011，Y补=11.01111 -Y补=00.10001 X+Y补=X补+-Y补=(1)00.01010，无溢出。2. 说明以下组指令分别存在哪种类型的数据相关？I3 LAD R1，MEM ；MEMR1，MEM 是存储单元I4 ADD R
9、1，R2 ；（R1）+（R2）R13.参考下图所示的二维中断系统（IM=1 为屏蔽） 。问：（1）CPU 执行设备 E 时，IM2，IM1，IM0 的状态是什么？（2）说明二维中断系统中不同优先级之间和同一优先级内部分别采用什么中断请求与响应方式。(3) 如果图示优先级颠倒，变为 2 级最低，0 级最高，CPU 执行设备 E 时，IM2，IM1，IM0 的状态是什么？34.设某计算机系统存储容量为 64M，字长为 64 位，模块数 m=4，分别用顺序和交叉方式进行组织。存储周期 T=100ns，数据总线宽度为 64 位，总线传送周期 =50ns。求：CPU 从存储器取4 个字时，顺序存储器和交
10、叉存储器的带宽各是多少？P885.已知 Cache 存贮周期 40ns,主存存贮周期 200ns,Cache/主存系统平均访问时间为 50ns,求Cache 的命中率是多少6.现有一个 4 级流水浮点加法器有求阶差、对阶、尾数加和规格化 4 段，共有 10 组浮点数连续输入此流水线，假设时钟周期为 100ns。（1）画出流水处理时空图。（2）求流水线的加速比。4综合题1、已知某机采用微程序控制方式，其存储器容量为 204832（位） ，微程序在整个控制存储器中实现转移，微指令格式如图所示：微指令采用水平型格式，顺序控制采用断定方式，操作控制字段采用字段分段直接编码，若其包含 5 组微命令，每组
11、微命令个数分别为 4 个、 6 个、8 个、10 个，12 个。试说明微命令的分组原则，并计算微指令格式中的操作控制、判别测试和下地址三个字段各应多少位？ -操作控制 -顺序控制 2、CPU 有 16 条地址线，8 条数据线。现用 4 个 2k*8 位芯片组成一个 8KB 的存储器，试分析地址 0AFFH 单元所在芯片覆盖的区域地址范围是多少。3、某磁盘存储器转速为 7200 转/分钟，共有 10 个记录面，每磁道记录信息为 64KB，磁盘存储区域内径为 20cm，外径为 30cm，共有 200 道，每扇区大小为 1024B。若系统可挂多达 10 台这样的磁盘机，求：（1）该磁盘存储器的存储容量（单位为 MB） 。（2）磁盘数据传输速率（单位为 MB/s） 。（3）给出该系统磁盘地址格式，标明各字段起止位。4、某机采用微程序控制方式，微指令字长 24 位，水平型编码控制的微指令格式，断定方式，共有微命令 30 个，构成 4 个相斥类，包含 5 个、8 个、14 个和 3 个微命令，外部条件共 3 个。（1）控制存储器的容量应为多少？（2）设计出微指令的具体格式。字段 1 字段 5 判别测试字段 下地址字段 与非门
