1、 实验二 D 触发器设计 一、 实验目的： 1. 熟悉 Quartus II 的 VHDL 文本设计过程； 2. 学习简单时序电路的设计、仿真和硬件测试； 二、实验器材： 1. 装有 Quartus II 计算机及操作系统 2. ED0 开发板 三、 实验原理： D 触发器 设计源 程序： LIBRARY IEEE; -LIBRARY 引导的库 USE IEEE.STD_LOGIC_1164.ALL; ENTITY DFF1 IS PORT( CLK,D: IN STD_LOGIC; -输入端口 Q: OUT STD_LOGIC); -输出端口 END ENTITY DFF1; ARCHITE
2、CTURE ONE OF DFF1 IS - 结构语句 SIGNAL Q1： STD_LOGIC; -数据暂存节点 BEGIN PROCESS(CLK,D) -进程语句 BEGIN IF CLKEVENT AND CLK=1 -IF 语句 TEHN Q1=D; END IF; END PROCESS; Q=Q1; -将内部的暂存数据向端口输出 END ONE; 四、 实验内容 在 quartusII 里 对 D 触发器程序进行编辑、编译、综合、适配、仿真。 1.编辑 VHDL 文档： 2.功能仿真： 3.引脚 配置 ： 4.配置文件下载 5.USB Blaster 编程配置器件 设置 JTAG 硬件功能 五、实验心得 通过本次实验，我更加熟悉了 Quartus II 的 VHDL 文本设计过程；还学习了简单时序电路的设计、仿真和硬件测 试，也对 ED0 开发板有了一定的了解。
