1、382008 年第 7 期 ( 总第 65 期 )E-mail:收稿日期 ： 2008-03-25作者简介 ： 周殿凤， 硕士研究生 , 讲师。集成门电路多余输入端的处理方法及其比较周殿凤 谢建明盐城师范学院 江苏盐城 224002摘 要 ： 本文介绍了 CMOS 和 TTL 集成与非门、 与门、 或非门以及或门多余输入端的几种处理方法， 并对几种处理方法作了比较、 分析， 给出了不同情况下的最优处理方法。关键词 ： 门电路 多余输入端 高电平 低电平由于市场上能够买到的芯片种类有限，因此在电子实验中使用集成门电路时经常遇到这样一个问题，即输入端是多余的，很多数字逻辑电路的教科书并没有对多余输
2、入端的处理给出系统的分析 1,2 。在数字电子技术的应用中，广泛使用着两类集成电路，一类是 TTL 集成电路，另一类就是 CMOS 集成电路。笔者在教学的基础上，参阅大量的资料 3-6 ，总结出了 TTL 和 CMOS 两种集成电路多余输入端的处理方法，并对各种处理方法作了比较，以供初学者参考。与非门、与门和或非门、或门是集成门电路中应用的较多的门电路，因此以它们为例说明多余输入端的处理方法。一、 TTL 门电路多余输入端的处理及比较1. 与门和与非门下面以三输入端与非门为例，说明多余输入端的处理方法。电路如图 1(a) 所示，假设只用 A,B 输入端， C 是多余的，也就是将三输入端与非门
3、改成两输入端与非门 。由于与门电路的逻辑功能是只要输入端有低电平，输出就是低电平，只有所有输入信号都是高电平时，输出才为高电平。对于与非门，只要输入端有低电平，输出就是高电平，只有所有输入信号都是高电平时，输出才为低电平。因此对于与门和与非门的多余输入端，将之设为 1 ，其余输入与输出之间仍然存在与和与非的关系。如图 1 ，令 C=1 ，则 ，恰是我们想要的结果。对于 TTL 门电路，置以高电平有下列几种方法：图 1 TTL 与非门和或非门的逻辑图(1) 接电源 V CC 。(2) 通过电阻（ 2k 左右）接电源 V CC 。(3) 通过较大电阻（大于 2.5k ）接地。由 TTL 门电路的输
4、入伏安特性知，当门电路输入端为低电平时，会有毫安量级的电流从门电路流出 1 ；输入为高电平时，会有几十微安的电流流进门电路。电流的存在使得在输入端串接电阻时，电阻上会产生一定的压降，从而影响输入电平的大小。电阻较小时（低于关门电阻R off ），得到的是低电平，当电阻值大到一定程度时（称之为开门电阻 R on ），输入端就会变成高电平。也就是说如果将某个输入端通过小于 R off 的电阻接地，此输入端就等同于接低电平；若是通过大于 R on 的电阻接地，此输入端就等同于接高电平。(4) 悬空。除了将多余输入端置以高电平，我们还可以将多余输入端与有用输入端并联，即将 C 与 B 连接，则 B=C
5、 ，与我们所需要的结果一样。与门多余输入端的处理方法和与非门完全相同，不再重述。上面对多余输入端的几种处理方法，悬空一般不建议使用，因为悬空时对地呈现的电阻很高，容易受到外界的干扰，使得输入信号不稳定，从而影响电路的性能甚至影响输出。而输入端并联虽然提高了逻辑的可靠性，但这样一来使得信号提供的驱动电流增大，并联的输入端越多，前级门的负担越大。同样是与电源 V CC 相接，加入电阻后可以起到限流作用，保证了电路的安全。因此我们建议采用 (2) ， (3) 两种方法。392008 年第 7 期 ( 总第 65 期 )E-mail:2. 或门和或非门电路如图 1(b) 所示，假设只用 A ， B 输
6、入端， C 是多余的，也就是将三输入端或非门 改成，由或逻辑的逻辑功能知，对于或门，只要输入端有高电平，输出就是高电平，只有输入全为低电平时，输出才为 0 。对于或非门，只要输入端有高电平，输出就是低电平，只有输入全为低电平时，输出才为1 。因此将或非门的多余输入端置以低电平，其余输入与输出之间仍然存在或非的关系。如图 1(b) ，令 C=0 ，则 ，正是所需逻辑关系。对于 TTL 门电路，置以低电平有下列几种方法：(1) 接地。(2) 与上面高电平的处理方法相似，可以通过低于500 的电阻接地，这样输入端得到的低电平。当然也可以将多余输入端与有用并联，将 C 与 B 连接， ，这种方法不宜采
7、用的原因同与非门，不再雷述。在条件许可的情况下通过小电阻接地的处理方法较好。二 、 CMOS 门 电路多余输入端的处理及比较CMOS 集成电路是一种新型的 MOS 集成电路，具有很多独特的优点，如静态功耗极低，允许电源电压波动范围大，抗干扰能力强，工作速度高，扇出系数大，输出逻辑振幅大。正因为如此， CMOS 集成电路在各种科技领域中得到非常迅速而广泛地应用。类似于 TTL 门电路，CMOS 集成门电路同样会存在多余输入端，对于多余输入端的处理方式不同，仍然会对电路性能带来不同的影响，而且有的影响是比较大的。1. 与门和与非门对于 CMOS 与非门的多余输入端，主要的处理方法仍然是将之与有用输
8、入端并联或者将之设为高电平。CMOS 输入端并联使用时，会影响 CMOS 电路的输出电阻。以与非门为例（图 2 ），假设单个 MOS 管的输出电阻为 R ON ，输入端并联后，在高电平输出时，输出电阻最小可达 R ON /3 ，输出电阻变小。输入端并联还会对 CMOS门电路转折电压 ( 即阀值电压 ) 产生影响，使得转折电压变大，降低了高电平噪声容限。因此输入端并联后，一方面由于输出电阻变小而增强了与非门带拉电流负载的能力，另一方面使得电压传输特性右移。并联的输入端越多，高电平输出时输出电阻越小，电压传输特性右移越大，高电平噪声容限也就越小。输入端并联，还会降低开关速度，增大前级门的功耗。并联
9、的输入端越多，这些影响越严重。由于 MOS 管的栅极与其它电极之间有绝缘层相隔，因此 CMOS 门电路的输入电阻很高，静态时几乎没有电流，所以即使通过高达几百 k 的电阻接地也不能获得高电平。综上所述，对于 CMOS 与非门和与门电路的多余输入端的处理，通过限流电阻接 V DD 较好。图 2 CMOS 三输入端与非门2. 或门和或非门对于或非门的多余输入端，我们可以将之与有用输入端并联或者通过限流电阻接地。与非门多余输入端并联使用时遇到的问题在或非门中同样存在。因为或非门电路中与 V DD 连接的三个 TP 管串联，与地连接的三个 TN管并联，所以多余输入端并联后对或非门的影响刚好和与非门的相
10、反，或非门输入端并联使用，使传输特性左移，转折电压减小，低电平噪声容限减小，带灌电流负载的能力有所增强 5 。由上面分析可知，不管是 TTL 还是 CMOS 门电路的多余输入端，我们一般都不宜采取输入端并联的方法来处理多余输入端。不过在要求不高的情况下，这种处理方法却又是最方便的。所以大家可以根据实际情况，采取最有效的处理方法。参考文献1 余孟尝 . 数字电子技术基础简明教程 M. 北京 : 高等教育出版社 ,19992 阎石 . 数字电子技术基础 M. 北京 : 高等教育出版社 ,19983 侯建军 . 数字电子技术基础 M. 北京 : 高等教育出版社 ,19984 谢自美 . 电子线路设计、实验、测试 M. 湖北 : 华中科技大学出版社 ,20005 杨家禾 , 周庆 , 杨雪玲 , 等 .CMOS 门电路输入端连接方法的应用研究 J. 云南大学学报 ( 自然科学版 ).2000,396 梁廷贵 . 串联在门电路输出端与输入端之间电阻的计算技巧 J. 唐山学院学报 ,2005,1
