1、DDR2布线指导,在现代高速数字电路的设计过程中，工程师总是不可避免的会与DDR或者DDR2打交道。DDR2的工作频率很高，因此，DDR的Layout也就成为了一个十分关键的问题，很多时候，DDR2的布线直接影响着信号完整性。下面本文针对DDR2的Layout 问题进行讨论。,1、DDR2的信号及分组,以上数据取自于Zentel的A3R1GE4CFF,1、DDR2的信号及分组,2、印制电路板叠层,2、印制电路板叠层,4层板叠层示意图,2、印制电路板叠层,3、端接技术,为满足信号完整性要求，信号线往往需要进行端接处理，端接方式分为以下三种,3、端接技术,SSTL_18电平标准端接示意图,3、端接
2、技术,差分端接示意图,4、布线顺序,导线长度要求,5、导线宽度和间距,导线间距要求,5、导线宽度和间距,VREF及VTT布线要求,5、导线宽度和间距,6、导线宽度与可承载的电流,目前由于成本的原因，PCB 面积越来越小化，这给工程师带来很大的挑战，除了考虑电路精简、合理布局、改变元件封装等外，也要考虑走线的宽度， 主板上有多组电源，占用不少的面积，如何使电源的走线占用更少面积呢就成为我们一个关注的问题。,6、导线宽度与可承载的电流,6、导线宽度与可承载的电流,通流能力的计算公式如下：,式中,Imax最大通流，单位为安培K降额参数，一般取0.024T通流路径上的最大容许的温度，单位是度A路径的横
3、截面积，单位是平方米尔(mil2),6、导线宽度与可承载的电流,导线宽度100mil,厚度1oz，容许温升5度，它能通过的电流为多大？,根据上面的公式，K=0.024，T=5，A=100mil*1.4mil=144mil2因此I=0.024*2.03*36.71=1.78A需要注意的是： 1.公式只能用于参考，必须充分降额使用 2.谨慎地对各项参数取值，尤其是容许温升的值。,6、导线宽度与可承载的电流,铜皮厚度,走线宽度和电流的经验关系表,6、导线宽度与可承载的电流,对于过孔来说，也可以用此公式来计算通过电流的能力，需要注意的是其中过孔面积的计算。,7、VTT电源芯片的选择,当负载较大的时候，
4、DDR2拓扑结构中必须加入并联终结电阻及VTT电源，这就涉及到VTT电源芯片的选择。我们将从功耗的角度来考虑VTT电源芯片的选取。,7、VTT电源芯片的选择,假设Rs=20ohm,Rt=25ohm,DDR2源端内串联电阻为10ohm,则 DDR2输出高电平时，VTT吸收电流为： (VDDQ-VTT)/(Rs+Rt+Rin)=(1.8-0.9)/(25+20+10)=16.4mA DDR2输出低电平时，VTT驱动电流为： VTT/(RS+Rt+Rin)=0.9/(25+20+10)=16.4mA,7、VTT电源芯片的选择,对于DDR2来讲，因为有ODT功能，数据线无需VTT，只有地址线及控制线需要终结于VTT。对于DDR2来讲，举例来讲，BA信号3根，ADDR信号14根，CAS、RAS、WE三根，及ODT、CS、CKE三根，总共23根。需要总电流为16.4*23=377.2mA,谢谢,
