1、【本版必看】PIE（制程整合工程师）详细介绍！谨以此帖祝贺本版帖子过千，并献给我的师傅！PIE 确实不容易，这句话作为开场白。很多人都想做 PIE，包括应届生，有经验的 module，我想原因很简单，在 fab 中，PIE 学到东西最多，技术含量最高，最容易跳槽。事实的确如此，我们 team 到现在没有一个超过 3 年经验的 PIE，因为老人全部跳槽了。然而，PIE 的辛苦和压力是很多 PE 无法想象的，我不明白为什么那么多 PE 认为 PIE 轻松，而事实上 PE转到 PIE 以后，才发现 PIE 压力远比 PE 大，甚至超过 EE。半导体技术天地 7J9+t0a5m6W9/F#l:Z1XP
2、IE，Process Integration Engineer,也有叫 PEI，颠倒一下后面两个单词而已，中文：工艺整合工程师或者制程整合工程师。2e4:,%M9oA遇到难对付的 PE,就很麻烦，不是推三阻四，就是蛮不讲理，我的经验是死缠到底，曾经我追一个 PE 一直追到洗手间，守着他，他实在没办法，只好给我 recipe.(这种战术请不要用于异性，否则就是耍流氓）。所以，PE 和 PIE 的矛盾，如同上帝和撒旦一样不可调和，只能说在最大限度上进行合作，彼此不要增加loading。对刚刚做 PIE 的新人来说，沟通要记住 2 点：知道自己要什么，清楚的告诉别人自己的要求，这样才能最有效率的完成
3、。半导体,芯片,集成电路,设计,版图,晶圆,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,fabrication,process,layout,package,test,FA,RA,QA,photo,etch,implant,diffustion,lithography,fab,fabless*p9W)L x.d:L5b“w半导体,芯片,集成电路,设计,版图,晶圆,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,fabrication,process,layout,package,test,FA,RA,QA,photo,etch
4、,implant,diffustion,lithography,fab,fabless7x)t5x:g,1nO/QPIE 的跳槽范围很广，如下：1。Design house，我认为如果对 fab 厌倦，又想搞和 design 有关的工作，那么这是最好的选择，上周那边我的徒弟就跑去一家 design house 了。为什么 design house 需要 PIE？因为现在的 design 必须是基于可制造性的 design，要是只追求功能先进多样，不管 fab 的 design rule，下了单也造不出来。另外，fab 对 design house 来讲，相当于供应商，如何不被 fab 糊弄，如
5、何 audit fab 有没有作弊，以及其他很多很多，都需要一个懂整个 fab 制程的人来做，等于 fab 与 design house 的平台。我们从来不敢糊弄飞思卡尔，就是因为飞思卡尔有一个曾经在 T 公司做过 10 年以上的 PIE。2。TD。这是 PIE 最容易，也最具吸引力的技术性跳槽方向。因为 TD 不用加班，没有 WAT SPC review 的压力，技术含量更高，应该是比 PIE 还抢手（尤其是开发先进制程的），而且搞得是开发，以后要是不想干半导体了，可以跑到学校当老师（需要博士），或者找个研究所呆着。TD 的技术含量体现在能做很多fab PIE 不敢做的实验。3。BD。Bus
6、siness development，就是做客户和市场，如果你性格外向，能言善道，其实转到 BD 比前面2 个还有前途，但是你如果性格内向，不会与人打交道，那还是选 TD 或 design。BD，就是转去做CE（customer engineer），很轻松，并且在 fab 里很有地位，连 Q 部门都可以 highlight，因为 fab 是代工，就是要让客户满意，无论如何都不能让客户跑了，而直接与客户打交道就是 CE，你说能不重要吗？但是，CE 往往是至少经验很丰富的 PIE，干过 1，2 年很难坐到 CE 的位子。半导体,芯片,集成电路,设计,版图,芯片,制造,工艺,制程,封装,测试,waf
7、er,chip,ic,design,eda,process,layout,package,FA,QA,diffusion,etch,photo,implant,metal,cmp,lithography,fab,fabless!m7J1L*n.-D*F*t!m4。封测行业。虽然 fab PIE 做的工作与封测厂的 PIE 大不同，但是只要 fab PIE 做过，封测厂也很容易做好，不同只是在于制程。封装不过 12 道工序，fab 至少也要几百道。但是封装行业相对来说，压力小，前途也不大。半导体,芯片,集成电路,设计,版图,芯片,制造,工艺,制程,封装,测试,wafer,chip,ic,desi
8、gn,eda,process,layout,package,FA,QA,diffusion,etch,photo,implant,metal,cmp,lithography,fab,fabless4w3Q0c,E“P8t2n5.与半导体相关的媒体，公关，猎头。这几个行业看起来和技术没什么关系，那为什么需要 PIE？原因在于，PIE 是 fab 里面懂得最多的，知识面是最广的，基本上能够对半导体的方方面面都知道一些。如果自己觉得有搞媒体的天赋或者学过这方面知识，可以去媒体。如果人际关系很广，并且能力很强，可以去公关或猎头。6。FE.Field engineer,这是很少人知道的一个职位，我最近才
9、听说，就技术要求而言，是要求最高的，以致于它的级别相当于 section manager。7。其他 fab。这个我就不说了。半导体,芯片,集成电路,设计,版图,芯片,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,process,layout,package,FA,QA,diffusion,etch,photo,implant,metal,cmp,lithography,fab,fabless,|*|%j-1V5HV)6H今年 07 semicon 的展会上，宏力的展台上面放着一片 8 寸 wafer，旁边放着一个索爱的手机，意思是索爱的手机里面的一些芯片有宏力
10、造的。我同事一看，就说怪不得我的索爱手机待机时间这么短，肯定是宏力的 Ioff 太高！（Ioff 即在 gate 不加电压下的漏电流）PIE 的工作不仅仅如此，如下：1.DRC,design rule check,这个其实本来不应该 PIE 去做， 而是应该由专门的 DRC team 去做， 所以我到现在也不明白为什么我的公司要我做这个。这个工作不难，但是很烦，每个 fab 有自己的 design rule， 客户必须按照这样的 rule 去设计，否则 fab 做出来肯定有问题。所以，PIE 要通过 ejobview 去检查每一层各种线宽，距离对不对，对 gap 做出判断，能否被本厂的黄光机台
11、曝开，能否被 waive（忽略），gap 是由于各种原因，在 job 上有不该有的缝之类缺陷。$m!b5u7V F;k7v%D3S2.NTO，new tape out。意思是新产品下线，客户到 fab 流片，CE 会告诉 PIE 这个产品各方面信息，PIE根据这些，去找一条最合适的制程 flow，或者从已有的制程上面增减一些步骤，并且要建立 WAT 测试程式等等，最后新产品才能顺利的在 fab 制造出来。这里告诉一个很多人不知道的典故，就是为什么叫NTO？因为在 20 年前，那时候没有磁盘，更不要说硬盘那些了，新产品的 data 是记在磁带上给 fab 的，所以叫新磁带来了，就是新产品来了。5
12、A-L5Q0p9x(k R/F0r3r;?3.lot owner。这是 PIE 的核心工作之一，我的地盘我做主，以后大家要是做 PIE，一定要记住，做 lot owner 一定要有王者气势，自己的货自己要对它每一个细节都非常了解，从layout，testline，process，WAT，SEM，不允许任何人来指手画脚（除了自己的老板），当然自己也不要插手别人的货（除非征得别人同意），因为自己的货出任何问题，责任都是自己一个人担。所谓带好自己的货，就是第一，处理好 run 货过程中任何突发问题，第二，保证 WAT 电性能参数的 cpk 稳定性，第三，保证高良率。%p4P“y,T0#p(G#S4.
13、查 WAT 和 CP 的 case。这是 PIE 最有技术含量的核心工作之一。这个工作很复杂，以后另外告诉大家。大概就是当 WAT 参数或者 CP 良率出问题时， 通过逻辑，经验分析，结合 WAT data，找出线上出问题的步骤；如果当以上方法都失败的时候，就要自己去设计实验，通过特殊的方法去找到问题和解决办法。5.technology transfer.这是 PIE 最痛苦的核心工作，因为很容易 MO。一般来讲，成功转移一个技术，可以为公司创造巨大的利润，因为很多时候，都是客户需要，但是 fab 这边的产品 qual 不过，所以有钱也赚不到。QUAL 是非常苛刻的，需要 WAT，Cp，pro
14、cess 要非常稳定才行，而这些是最考验 PIE 素质的，在建立生产线的时候，一个细节不注意，就有可能 QUAL 不过，客户就有被其他 fab 抢走。(U,b+_3g)A6.其他。PIE 工作远不止以上那些，PIE 最麻烦的就是杂事多，Q 来 audit 一个 CD 大了，要去处理；客户要求半夜开会（一般是美国的），要去开；平时还要做很多 report，签 R/C。有时候觉得比狗都不如。半导体,芯片,集成电路,设计,版图,晶圆,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,fabrication,process,layout,package,test,FA,R
15、A,QA,photo,etch,implant,diffustion,lithography,fab,fabless7*C)B2f)w2X8z,c7L+I半导体,芯片,集成电路,设计,版图,芯片,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,process,layout,package,FA,QA,diffusion,etch,photo,implant,metal,cmp,lithography,fab,fabless)G*B-c:Q n4;w4那么做 PIE 或者面试 PIE 需要哪些知识或能力？对应届生而言:1.必要的半导体制造知识和半导体物理。说实话，
16、我很汗颜，我进公司之前，连 wafer 这个单词都没听说过，晶圆制造更不用说，基本上除了我的课题以外什么都不知道。但是，面试的时候，我能够把自己的课题（varistor）表述清楚，有条理，并且对电性能参数有相当认识，所以进了 PIE。%R8z$n5Q5G y31L+e/-FPIE 非常重视，表述一个问题清楚有重点，因为 PIE 与人合作非常多，如果不表达清楚，别人怎么知道你想要什么。2.较强的逻辑思维和分析能力。一般而言，大型 fab，包括 tsmc，先进，宏力会在面试前测试你的逻辑思维能力，给你一套题做，什么形式都有，华虹是看图选答案。不管这些题是否科学，但是说明了逻辑思维能力是不可少的。逻
17、辑思维能力是任何一个工科学生，在平时学习，研究中积累锻炼而来的，无法教给大家。3.合适的性格。这里合适的意思是，fab 不需要优秀的天才，就算是天才，到了 fab 也会埋没，也不需要富有激情的雇员，要激情干什么，把货 run 好，货不出问题，跑的快，才是王道。所以，仔细，耐心，踏实是 PIE 最喜欢的性格特点。对 module，除了上面 3 条，还有：4R$S(v0“u5s!Z0d“z1.丰富的 module 经验。往往是有经验的 PE 才能转 PIE，因为 PIE 需要有 PE 背景的人来 support，增强对PE 的抵抗力。半导体,芯片,集成电路,设计,版图,晶圆,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,fabrication,process,layout,package,test,FA,RA,QA,photo,etch,implant,diffustion,lithography,fab,fabless)A)O:O3z,am最后，给大家几条建议。如果你做 PIE，要有很强的抗压能力，面对各种压力的时候；8X3u(5(_+n3Q厚脸皮，与人合作的时候；很强的逻辑思维和观察力，设计实验的时候；&B.!n q“w-e9A-A铁打的身体，半夜被叫起来签 R/C 或者开会的时候；,2Gm“X(8P4R&U谢谢大家！
