1、（）令 ， ，则 JK 触发器可转换为 D 触发器。 （中等）DJK（）令 ，则 D 触发器可转换为 JK 触发器。 （中等）nQ（）令 ，则 D 触发器可转换为 T 触发器。 （中等）T（）令 ，则 D 触发器可转换为 T， 触发器。 （中等）n（）当 T 触发器的 T 端等于 1 时，其次态的变化规律与 T， 触发器相同。 （中等）（）JK 触发器和 D 触发器在一定条件下可以进行相互转换。 （中等）（）对于 T 触发器，当 时，其次态方程为 。 （中等）nQ01nQ（）对于 T 触发器，当 时，其次态方程为 。 （中等）（）对于 JK 触发器，当 J=K=1 时，其次态方程为 。 （中等
2、）nn1（）对于主从触发器，若在 CP=1 期间输入信号不变，当 CP 下降沿到来时次态才由当时的输入信号（即 CP 下降沿前的输入信号）确定。 （中等）（）边沿触发器仅在 CP 的上升沿或下降沿到来时，输出状态（即次态）才会根据该时刻的输入信号发生相应的变化。 （容易）（）如果在时钟 CP=1 期间，由于干扰的原因，使触发器的输入信号经常有变化，则此时不能选用 TTL 主从结构型的触发器，而应该选用边沿触发器。 （中等）（）对于主从 JK 触发器，在 CP=1 期间若主触发器的状态发生了多次改变，则在 CP 由1 变 0 时，从触发器的次态仅仅取决于该时刻之前的 J、K 的状态。 （难）（）
3、只要是主从结构的触发器，其从触发器的状态在整个时钟周期里只会变化一次。 （中等）（）对于主从触发器，当初态 时，其主触发器只能接受置 1 信号，且翻转后不会0nQ再回到原来的状态。 （难）（）对于主从触发器，当初态 时，其主触发器只能接受置 0 信号，且翻转后不会1n再回到原来的状态。 （难）（）在使用主从结构的触发器时，当时钟 CP 的下降沿到达时从触发器的状态不一定能按此刻输入信号的状态来确定，而必须考虑在整个 CP=1 期间里输入信号的变化过程。 （中等）（）JK 触发器包含了 RS 触发器、T 触发器和 T， 触发器的所有功能（RS 触发器的不定状态除外） 。 （中等）（） 对于钟控
4、JK 触发器，若要求其输出“0”状态不变，则输入的 RS 信号必须满足JK=00。 （难）（）为了使 JK 触发器从 0 态到 1 态，其 JK 取值应为 JK=11。 （难）（）若 JK 触发器要求状态由 0 变 1，则 J、K 应满足 JK=1（“”表示 0 或 1） 。 （难）（）若要使 RS 触发器的次态为 1，则 R、S 的取值应为 RS=1（“”表示 0 或 1） 。（难）（）具有异步置位端 和 的触发器，当触发器处于受 CP 脉冲控制的情况下工作时，DSR这两端所加的信号为 。 （容易）1（）并非每种类型的触发器都有两个能自行保持的稳定状态。 （中等）（）并非所有触发器都具有存储
5、和记忆功能。 （容易）（）在一定的输入信号作用下，触发器可以从一个稳定状态翻转到另一个稳定状态，但输入信号一旦消失，则触发器将回到原来的状态。 （中等）（）触发器在某一时刻的状态仅取决于该时刻的输入信号。 （中等）（）触发器的逻辑功能、电路结构以及触发方式之间存在固定的对应关系。 （难）（）边沿触发包括两种类型：上升沿（或正边沿）触发和下降沿（或负边沿）触发。 （很容易）（）触发器的逻辑功能描述的是触发器的次态与现态及输入信号之间的逻辑关系。 （中等）（）触发器的逻辑功能描述的是触发器的次态与现态之间的逻辑关系，与输入信号无关。（中等）（）触发器虽然种类繁多，但产品只有 JK 和 D 两类，因
6、此，T 和 T触发器都必须用 JK或 D 触发器转换获得。 （容易）（）JK 触发器在一定条件下，可以转换为 T 触发器，同样也可以转换为 RS 触发器。（中等）（）触发器初始状态的预置必须靠异步的置 0 端或置 1 端来完成。 （很容易）（）触发器的异步复位端不受 CP 脉冲的控制。 （很容易）（）当输入一个 CP 脉冲其输出状态就翻转一次的触发器是 T 触发器。 （容易）（）触发器有电平触发和边沿触发方式，触发器的输出状态由触发方式决定。 （中等）（）触发器图形符号上的小圆圈同芯片上的小圆圈一样，代表的含义都是低电平有效。（容易）（）在所有结构形式的触发器中，边沿触发器的抗干扰能力最强。
7、（很容易）（）同一种逻辑功能的触发器可以用不同的电路结构实现。 （难）（）用同一种电路结构形式可以作成不同逻辑功能的触发器。 （难）（）在 CP 脉冲作用下，只具有置 0 、置 1 和保持功能的触发器是 RS 触发器，只具有保持和翻转功能的触发器是 T 触发器。 （中等）（）在所有逻辑功能的触发器中，只有 JK 触发器同时具有置 0 、置 1 、保持和翻转功能。 （中等）（）由于 触发器是由 T 触发器变换过来的，因此，它的逻辑功能与 T 触发器基本相同。T（容易）（）基本 RS 触发器是所有类型的触发器中唯一没有时钟信号输入的触发器，它通常是许多复杂电路结构触发器中的一个组成部分。 （很容易
8、）（）所有 RS 触发器在正常工作时的输出状态都有三种： 0 状态、1 状态和保持。 （容易）（）所有 RS 触发器的两个输入端都允许同时有效。 （容易）（）所有 RS 触发器在工作时都必须满足同一个约束条件 RS0。 （很容易）（）在所有 RS 触发器中，只有基本 RS 触发器工作时需要满足约束条件 RS0。 （中等）（）对于同步 RS 触发器，在时钟为高电平期间，输出端的状态根据 S 和 R 的变化，有可能发生多次变化。 （中等）（）在整个时钟周期内，主从 RS 触发器输出端的状态有可能改变多次。 （中等）（）主从 JK 触发器与主从 RS 触发器从结构上都属于主从触发器，但它们的逻辑功能却不同。 （容易）（）触发器是数字系统中一种具有记忆功能的基本逻辑单元，每一个触发器都能同时存储两位二进制信息。 （中等）（）任何一个触发器都具有两个能自行保持的稳定状态，用来表示逻辑状态的 0 和 1，或二进制数的 0 和 1。 （容易）（）根据逻辑功能的不同，触发器可分为基本 RS 触发器、同步 RS 触发器，主从触发器、边沿触发器等。 （中等）（）根据电路结构形式的不同，触发器可分为 RS 触发器、 JK 触发器、T 触发器、D 触发器等几种类型。 （中等）（）由于每个触发器有两个稳态，因此，存储 8 位二进制代码需要 4 个触发器。 （中等）
