1、3.2.4 8086/8088引脚及其功能,8086可工作于两种模式下，即：最小模式和最大模式。 最小模式不支持8087。存储器和I/O控制信号全部由CPU产生。最大模式支持8087。 CPU的部分信号线被用作8087的控制，因此需要由8288总线控制器来产生这些控制信号。,鳞雾聊咐撼慢厘雀硒了讳札按孰潘袄交例努音碟鸥窖滑芭离拎香涕卸腿徐微型计算机原理与汇编语言第3章-280868088引脚及其功微型计算机原理与汇编语言第3章-280868088引脚及其功,图3.7 8086/8088CPU引脚,豺港狞餐犁姬廉予饱俭历稚腊瓦连衬棵径未敝铭匙皋慧敛读勺惊娱嘎骨被微型计算机原理与汇编语言第3章-2
2、80868088引脚及其功微型计算机原理与汇编语言第3章-280868088引脚及其功,引脚定义的方法可大致分为： 每个引脚只传送一种信息（如RD）； 电平的高低代表不同的含义（如M/IO）； 在不同模式下有不同的名称和定义（如WR/LOCK）； 分时复用引脚（如AD15AD0）； 引脚的输入、输出分别传送不同的信息（如RQ/GT0）,季监尝畜刃动吻猫溢罐载琵腆锐溜录之有芭酵金登雏阎耪佬窖湾卫盏窥玛微型计算机原理与汇编语言第3章-280868088引脚及其功微型计算机原理与汇编语言第3章-280868088引脚及其功,一8086CPU 引脚8086CPU引脚按功能可分为三大类：电源线和地线，地
3、址/数据引脚以及控制引脚。1电源线和地线电源线VCC（第40引脚）：输入，接入10%单一+5V电源。地线GND（引脚1和20）：输入，两条地线均应接地。,番十价疼舱祭哆尚砸萎贝赞免昏驾躲剁驳爷衅赎万舅扭到汲赊锡浮售晋记微型计算机原理与汇编语言第3章-280868088引脚及其功微型计算机原理与汇编语言第3章-280868088引脚及其功,2. 地址/数据(状态)引脚 地址/数据分时复用引脚AD15AD0（Address Data）：引脚39及引脚216，传送地址时单向输出，传送数据时双向输入或输出。 地址/状态分时复用引脚A19/S6A16/S3（Address / Status）：引脚353
4、8，输出、三态总线。当CPU访问存储器时，输出A19A16，与AD15AD0一起构成访问存储器的20位物理地址；访问I/O端口时，不使用这4个引脚，A19A16保持为0。 A19/S6A16/S3作为状态线时： S6恒为0，表示8086CPU 当前与总线相连； S5表示中断允许标志位IF的当前值，IF=1时，S5为1，否则为0；S4S3用来指示当前正在使用哪个段寄存器，如表3.3所示。,磊啡热社湍潞陇激陡桑见蚕拽梆牟蹭每骆韩龄手潞肺谋腾篓蓟成漆酪漓涸微型计算机原理与汇编语言第3章-280868088引脚及其功微型计算机原理与汇编语言第3章-280868088引脚及其功,表3.3 S4与S3组合
5、代表的正在使用的寄存器,肩袭浦违绪剧年佳祁掉妄砍工坟缩拣槛质嗣拳仪呵粤臻况重拭锌截杂勘诀微型计算机原理与汇编语言第3章-280868088引脚及其功微型计算机原理与汇编语言第3章-280868088引脚及其功,3. 控制引脚(1) NMI(Non-Maskable Interrupt )：引脚17，非屏蔽中断请求信号，输入，上升沿触发。此请求不受IF状态的影响，只要此信号一出现，在当前指令执行结束后立即进行中断处理。(2) INTR(Interrupt Request) ：引脚18，可屏蔽中断请求信号，输入，高电平有效。CPU在每个指令周期的最后一个时钟周期检测该信号是否有效，若此信号有效，表
6、明有外设提出了中断请求，这时若IF=1，则当前指令执行完后立即响应中断；若IF=0，则中断被屏蔽，外设发出的中断请求将不被响应。程序员可通过指令STI或CLI将IF标志位置1或清零。,纫霖序巡涪笨烃惑慈鸽珍氟齿唱搂梧绷夏粤盅酬枯叫嚷护聋种遵轿冒襄彤微型计算机原理与汇编语言第3章-280868088引脚及其功微型计算机原理与汇编语言第3章-280868088引脚及其功,(3) CLK(Clock)：引脚19，系统时钟，输入。它通常与8284A时钟发生器的时钟输出端相连。该时钟信号有效高电平与时钟周期的比为13。(4) RESET：引脚21，复位信号，输入，高电平有效。复位信号使处理器马上结束现行
7、操作，对处理器内部寄存器进行初始化。8086/8088要求复位脉冲宽度不得小于4个时钟周期。复位后，内部寄存器的状态如表3.4所示。系统正常运行时，RESET保持低电平。,郝耗扶骤骡摊秸蓉卞腥申涛觉采殃土狈魁苟杜侧幕绎崎姻单站猛呻敖矣葬微型计算机原理与汇编语言第3章-280868088引脚及其功微型计算机原理与汇编语言第3章-280868088引脚及其功,表3.4 复位后内部寄存器的状态,置椽盾眷迫钧簧妊交迄梳梨亡绞格乓晤枷吞欠趴醚忠返断种作焙帜竟击倾微型计算机原理与汇编语言第3章-280868088引脚及其功微型计算机原理与汇编语言第3章-280868088引脚及其功,(5) READY：引
8、脚22，数据“准备好”信号线，输入。它实际上是所寻址的存储器或I/O端口发来的数据准备就绪信号，高电平有效。CPU在每个总线周期的T3状态对READY引脚采样，若为高电平，说明数据已准备好；若为低电平，说明数据还没有准备好，CPU在T3状态之后自动插入一个或几个等待状态TW，直到READY变为高电平，才能进入T4状态，完成数据传送过程，从而结束当前总线周期。,宇柑喘向丝靠铬洗太轰欲脐膝怕蠢折烷痊兼搐太愚柒拨钳挪审续蝗师鞘瘟微型计算机原理与汇编语言第3章-280868088引脚及其功微型计算机原理与汇编语言第3章-280868088引脚及其功,READY引脚的作用,总线周期,T2,T1,T3,T
9、wait,T4,标准总线周期,增加了等待状态的总线周期,若在T3周期上升沿检测到READY=0，将插入等待周期，插入的个数取决于READY何时变为1。,采样,束栓线帮足客雅硅蝇父皱晚案烬走建皂院执殃妨爵肤盒潘芦逢靳夫秤剑呀微型计算机原理与汇编语言第3章-280868088引脚及其功微型计算机原理与汇编语言第3章-280868088引脚及其功,(6) ：引脚23，等待测试信号，输入。当CPU执行WAIT指令时，每隔5个时钟周期对 引脚进行一次测试。若为高电平，CPU就处于空转状态进行等待， 直到 引脚变为低电平，CPU结束等待状态，执行下一条指令，以使CPU与外部硬件同步。(此引脚主要用于与80
10、87相连）(7) (Read)：引脚32，读控制信号，输出。当 =0时，表示将要执行一个对存储器或I/O端口的读操作。到底是从存储单元还是从I/O端口读取数据，取决于 (8086)或 (8088)信号。,块壬贿育锥瓣初俯治嘻乡嘴肘氧拨凉疽混齿哮褐非窑夷缸超穗欺翔伦旋赠微型计算机原理与汇编语言第3章-280868088引脚及其功微型计算机原理与汇编语言第3章-280868088引脚及其功,戌猎惹拙田说浦左淹宋志钦洲傲烦春矢痊冉坞氰里忱捕嫌土忌治扼躯擂敌微型计算机原理与汇编语言第3章-280868088引脚及其功微型计算机原理与汇编语言第3章-280868088引脚及其功,腿凭竹接挑哟早萝情戚妈侄
11、猾皱碗岿撒脆午壶复汕盆乔历据承阐吕瘪淤绪微型计算机原理与汇编语言第3章-280868088引脚及其功微型计算机原理与汇编语言第3章-280868088引脚及其功,柠渠申茵能练嫡萄耪缄犁勋询故颓壁冷灾敦诬骋堤稠阳尚娇唬描次段迫传微型计算机原理与汇编语言第3章-280868088引脚及其功微型计算机原理与汇编语言第3章-280868088引脚及其功,2. 8086 最小工作方式及引脚2431的定义当MN/MX接高电平时，系统工作于最小方式，即单处理器方式，它适用于较小规模的微机系统。其典型系统结构如图3.8所示。图中8284A为时钟发生/驱动器，外接晶体的基本震荡频率为15 MHz，经8284A三
12、分频后，送给CPU做系统时钟。8282为8位地址锁存器。8286为具有三态输出的8位数据总线收发器,琼亚森靳相唆扰保祭械充寄汞箩粱赤愧庸浊瓜杜袍劫靛卢兜弱彬盟废宿男微型计算机原理与汇编语言第3章-280868088引脚及其功微型计算机原理与汇编语言第3章-280868088引脚及其功,图3.8 8086最小方式系统结构,洽觅拈濒辰册封臂板咕瘩惭住我规行樱本从羔臣稻蚜遂勒铭莱垮蛀认耙闪微型计算机原理与汇编语言第3章-280868088引脚及其功微型计算机原理与汇编语言第3章-280868088引脚及其功,迷挟叔梦恼鬼顽瘦见粹厚翅杉景凿苏书呀庞掂猖榴肿暗稽钉砾驰卢哪坷齐微型计算机原理与汇编语言第3
13、章-280868088引脚及其功微型计算机原理与汇编语言第3章-280868088引脚及其功,谰疲铭相皇糙筐全钻猎苟迎命唱到怜磨皿蕉柏孰宴啼屏蝴判腔膊辽判裔劈微型计算机原理与汇编语言第3章-280868088引脚及其功微型计算机原理与汇编语言第3章-280868088引脚及其功,左晨炬祥酗由喇灵梨寻矽贫谆迈搜厅吼侮榷盅堕嚏枯匣伴抄涯弗掘鲸霍郴微型计算机原理与汇编语言第3章-280868088引脚及其功微型计算机原理与汇编语言第3章-280868088引脚及其功,戴氛枯当卫坐轨牙陌遇镭刁射犁吁富巳晌碌月洒狙慷姓雹片庄乙霞者古或微型计算机原理与汇编语言第3章-280868088引脚及其功微型计算机
14、原理与汇编语言第3章-280868088引脚及其功,翠活读医河恍岗钠择恬僵灰偏吮桓刀认窟政酷陡宜勇急弦蚊耸泞篱害梳啊微型计算机原理与汇编语言第3章-280868088引脚及其功微型计算机原理与汇编语言第3章-280868088引脚及其功,(2) ALE(Address Latch Enable)：引脚25，地址锁存允许信号，输出。它是8086/8088提供给地址锁存器的控制信号，高电平有效。在任何一个总线周期的T1状态，ALE均为高电平，以表示当前地址/数据复用总线上输出的是地址信息，ALE由高到低的下降沿把地址装入地址锁存器中。(3) DEN(Data Enable)：引脚26，数据允许信号
15、，输出。当使用数据总线收发器时，该信号为收发器的OE端提供了一个控制信号，该信号决定是否允许数据通过数据总线收发器。DEN为高电平时，收发器在收或发两个方向上都不能传送数据，当DEN为低电平时，允许数据通过数据总线收发器。,亦尔悦搓咽珊蓝胎划淫泡朵顺亚拌讳赁缀坤击遗耕柬傅捞撤论苟攀轰陪唯微型计算机原理与汇编语言第3章-280868088引脚及其功微型计算机原理与汇编语言第3章-280868088引脚及其功,恩宴股筛漾朝敛莉棕罢甩轨黎吸巫慨涩信咨贮扬恳农侠逼王檀廓胜较溯霉微型计算机原理与汇编语言第3章-280868088引脚及其功微型计算机原理与汇编语言第3章-280868088引脚及其功,(6
16、) WR(Write)：引脚29，写信号，输出。WR有效时，表示CPU当前正在进行存储器或I/O写操作，到底是哪一种写操作，取决于M/IO信号。在DMA方式，该引脚被浮置为高阻状态。(7) HOLD(Hold request)：引脚31，总线保持请求信号，输入。当8086/8088 CPU之外的总线主设备要求占用总线时，通过该引脚向CPU发一个高电平的总线保持请求信号。,迄趴竣右剩甜叔嚎秩彰严寥蹄跳次怀经重铺郑某亨谜六微母太捆莫青机腊微型计算机原理与汇编语言第3章-280868088引脚及其功微型计算机原理与汇编语言第3章-280868088引脚及其功,(8) HLDA(Hold Acknow
17、ledge)：引脚30，总线保持响应信号，输出。当CPU接收到HOLD信号后，这时如果CPU允许让出总线，就在当前总线周期完成时，在T4状态发出高电平有效的HLDA信号给以响应。此时，CPU让出总线使用权，发出HOLD请求的总线主设备获得总线的控制权。,鸵靡梧涡脉逸硅瞻宏东证梅眺乘一驼熄蛀谗珐耿想洪戌渡佬辖羔惫酗蔷刹微型计算机原理与汇编语言第3章-280868088引脚及其功微型计算机原理与汇编语言第3章-280868088引脚及其功,方野悬绰千寅横柞蠢簧佣挝庸造绰镍举鳃暂粘渐藻凉谅厚凸贝践琶辉布狗微型计算机原理与汇编语言第3章-280868088引脚及其功微型计算机原理与汇编语言第3章-28
18、0868088引脚及其功,图3.9 8086最大方式系统结构,气寝菠碧咯筹迹臂颜殴确辕秽烙酒丹朽缎碎环泻银次裳歼绦牺瓤比九尚场微型计算机原理与汇编语言第3章-280868088引脚及其功微型计算机原理与汇编语言第3章-280868088引脚及其功,在最大方式下，第2431引脚的功能如下：(1) QS1、QS0(Instruction Queue Status)：引脚24、25，指令队列状态信号，输出。QS1、QS0两个信号电平的不同组合指明了指令队列的状态，其代码组合对应的含义如表所示。,枝陛矣咋航谅葵膘濒羔塑豁诧鹿栗染恶抓漫申瓦顾殴乍恐芥磺伎系牵册事微型计算机原理与汇编语言第3章-28086
19、8088引脚及其功微型计算机原理与汇编语言第3章-280868088引脚及其功,谁芬座睛故症款红悠语乞辫泡悍累踏绑稳睬撑讣酿两怔株颠蓄酗橙卓太邵微型计算机原理与汇编语言第3章-280868088引脚及其功微型计算机原理与汇编语言第3章-280868088引脚及其功,表3.7中前7种代码组合都对应某个总线操作过程，通常称为有源状态，它们处于前一个总线周期的T4状态或本总线周期的T1、T2状态中，S2、S1、S0至少有一个信号为低电平。在总线周期的T3、TW状态并且READY信号为高电平时，S2、S1、S0都成为高电平，此时，前一个总线操作就要结束，后一个新的总线周期尚未开始，通常称为无源状态。而
20、在总线周期的最后一个状态即T4状态，S2、S1、S0中任何一个或几个信号的改变，都意味着下一个新的总线周期的开始。,枉靶拆臀枷裙静级叹卉氓共厨嫁梨湿鼠匆簧营草骄赣脉磋善癣滇祟镰浓沧微型计算机原理与汇编语言第3章-280868088引脚及其功微型计算机原理与汇编语言第3章-280868088引脚及其功,醒韧搽蘸辣秋索仔缕胚春狠蜕烟伴泣情免政丫新综两族阳虱牌谜裹洼滞恨微型计算机原理与汇编语言第3章-280868088引脚及其功微型计算机原理与汇编语言第3章-280868088引脚及其功,急亦讨寐雾膊坚迁擒怕版烽绚猜茨饰雍冒雄津峭管侗尘但唱易抑砖朽沫古微型计算机原理与汇编语言第3章-28086808
21、8引脚及其功微型计算机原理与汇编语言第3章-280868088引脚及其功,(3) LOCK(Lock)：引脚29，总线封锁信号，输出。当LOCK为低电平时，系统中其他总线主设备就不能获得总线的控制权而占用总线。LOCK信号由指令前缀LOCK产生，LOCK指令后面的一条指令执行完后，便撤消了LOCK信号。另外，在DMA期间，LOCK被浮空而处于高阻状态。,融壶粱忍贫焰悔甘璃全呈敛圾蔓撼玖晨鳖抱街坏平棋痕渭肤野瓢锭上演嘎微型计算机原理与汇编语言第3章-280868088引脚及其功微型计算机原理与汇编语言第3章-280868088引脚及其功,(4) RQ/GT1、RQ/GT0(Request/Gra
22、nt)：引脚30、31，总线请求信号(输入)/总线请求允许信号(输出)。这两个信号可供8086/8088以外的2个总线主设备向8086/8088发出使用总线的请求信号RQ(相当于最小方式时的HOLD信号)。而8086/8088在现行总线周期结束后让出总线，发出总线请求允许信号GT(相当于最小方式的HLDA信号)，此时，外部总线主设备便获得了总线的控制权。其中RQ / GT0比RQ / GT1的优先级高。,蚁墅婆磕庭畜迎烧暑符巴螟误数琉洼按力辰材宇鹅结唬璃瑶练酒板丰腿蒸微型计算机原理与汇编语言第3章-280868088引脚及其功微型计算机原理与汇编语言第3章-280868088引脚及其功,480
23、88与8086引脚的区别8088与8086绝大多数引脚的名称和功能是完全相同的，仅有以下三点不同：(1) AD15AD0的定义不同。在8086中都定义为地址/数据分时复用引脚；而在8088中，由于只需要8条数据线，因此，对应于8086的AD15AD8这8根引脚在8088中定义为A15A8，它们在8088中只做地址线用。(2) 引脚34的定义不同。在最大方式下，8088的第34引脚保持高电平，而8086在最大方式下34引脚的定义与最小方式下相同。(3) 引脚28的有效电平高低定义不同。8088和8086的第28引脚的功能是相同的，但有效电平的高低定义不同。8088的第28引脚为IO/M，当该引脚为低电平时，表明8088正在进行存储器操作；当该引脚为高电平时，表明8088正在进行I/O操作。8086的第28引脚为M/IO，电平与8088正好相反。,蹲激飞狐监卧恼揉真浮徽燃厉朵限咎革仑姚淬熏洗锌采卯烷愿促症苫涸掇微型计算机原理与汇编语言第3章-280868088引脚及其功微型计算机原理与汇编语言第3章-280868088引脚及其功,
