1、数字电子技术基础,制作人：吴亚联 湘潭大学信息工程学院,第八章 可编程逻辑器件,8. 1 概述 *8.2 现场可编程逻辑阵列（FPLA） 8. 3 可编程阵列逻辑（PAL） 8. 4 通用阵列逻辑（GAL） 8. 5 可擦除的可编成逻辑器件（EPLD） 8. 6 复杂的可编程逻辑器件（CPLD） 8. 7 现场可编程门阵列（FPGA） 8. 8 在系统可编程通用数字开关（ispGDS） 8.9 PLD的编程,PLD的学习重点：,PLD的基本特征、分类，各种PLD在电路结构和性能上的特点，以及它们都适用在哪些场合。,8. 1 概述,通用集成电路 专用集成电路：ASIC 可编程逻辑器件PLD（Pr
2、ogrammable Logic Device) 是80年代发展起来的新型器件，逻辑功能由用户通过对器件编程来设定。,1.提高了集成度,2.加快了电子系统的设计速度,3.高性能,4.高可靠性,5.成本低,特点,PLD分类,低密度PLD,高密度PLD,PLA(Field Programmable Logic Array),PAL(Programmable Array Logic),GAL(Generic Array Logic),EPLD(Erasable ProgrammableLogic Device),FPGA(Field Programmable Gate Array),CPLD(Com
3、plicated ProgrammableLogic Device),1.基本结构框图,PLD的基本结构,PLD的基本结构,PLD的电路表示法：,1.连接方式：,可编程连接,固定连接,断开连接,2. 基本门电路的PLD表示法,图8.1.1 PLD电路中门电路的惯用画法 （a）与门（b）输出恒等于0的与门（c）或门 （d）互补输出的缓冲器（e）三态输出的缓冲器,3. 基本的PLD结构图,或阵列固定,与阵列可编程,与阵列可编程,或阵列固定,输出结构固定,结构小, 编程方便，一般采用熔断丝双极性工艺，只能一次编程。,不通用,增加了系统的芯片数量,特点,8.3 可编程阵列逻辑PAL,( Program
4、mable Array Logic ),8.3.1 PAL的基本电路结构,图8.3.1 PAL器件的基本电路结构,图8.3.2 编程后的PAL电路,8.3.2 PAL的几种输出电路结构和反馈形式,一、专用输出结构,1.所有设置的输出端只能用作输出使用。 2.有输出高电平有效、输出低电平有效以及互补输出。 3.只能用来产生组合逻辑函数,特点,图8.3.3 具有互补输出的专用输出结构,二、可编程输入/输出结构,可编程控制的三态缓冲器输出，可反馈到输入端。如PAL20L10等。,特点,图8.3.4 PAL的可编程输入/输出结构,三、寄存器输出结构,图8.3.6 PAL的寄存器输出结构,特点,可以存储
5、与-或逻辑阵列输出的状态，能很方便地组成各种时序逻辑电路。 如PAL16R4、PAL16R6等。,四、异或输出结构,图8.3.7 PAL的异或输出结构,特点,便于对与-或逻辑阵列输出的函数求反，还可以实现对寄存器状态进行保持的操作。 如PAL20X4等。,五、运算选通反馈结构,图8.3.8 PAL的运算选通反馈结构,通过对与逻辑阵列的编程,能产生A和B的16种算术运算和逻辑运算的结果:如图8.3.9所示。,图8.3.9 产生16种算术、逻辑运算的编程情况,PAL的命名,PAL 16 L 8 -2 C J PO123,器件名称,输入端数,输出端数,编号,每种输出结构有一类器件与之相对应。,PAL
6、的应用举例,例8.3.1 用PAL器件设计一个数值判别电路。要求判断4位二进制数DCBA的大小属于05、610、1115三个区间的哪一个之内。,纯组合逻辑电路的设计：,选用PAL14H4实现：,（Generic Array Logic）,8.4 通用阵列逻辑GAL,特点,与阵列可编程,或阵列固定,输出端有可编程的输出逻辑宏单元(OLMC),采用电可擦除的CMOS（E2CMOS)制作，编程容易, 结构简单, 应用广泛。,8.4.1 GAL的电路结构,一、GAL的命名,GAL16V8 -15 L P I,二、GAL器件举例-GAL16V8,输出逻辑 宏单元,系统时 钟输入,三态 控制,可编程 与阵
7、列,固定或 阵列,见图8.4.1,（1）与阵列部分：它由8根输入及8根输出反馈各引出两根互补端构成32列，即与项的变量个数为16； 8个输出端, 每个输出对应于一个8输入或门（相当于每个输出包含8个与项）构成64行，即GAL16V8的与阵列为一个3264的阵列, 共2048个可编程单元（或结点）；,（2）输出宏单元：GAL16V8共有8个输出宏单元，分别对应于1219脚。每个宏单元的电路可以通过编程实现所有PAL输出结构实现的功能；,（3）系统时钟：GAL16V8的1脚为系统时钟输入端,与每个输出宏单元中D触发器时钟输入端相连，可见GAL器件只能实现同步时序电路，而无法实现异步的时序电路；,图
8、8.4.2 由3个编程单元构成的与门,P与A、B的关系：有0则0，全1则1。,图中假定T2、 T4的浮置栅上没有负电荷，而T6的浮置栅上存储了足够的负电荷，则T2、 T4导通而T6截止。因此，A、B和P是连接的，C和P是没连接的。,图8.4.3 GAL16V8编程单元的地址分配,行地址映射图,存编程数据， 编程逐行进行。,8.4.2 输出逻辑宏单元（OLMC）,图8.4.4 OLMC的结构框图,图8.4.5 GAL16V8结构控制字的组成,表8.4.3 OLMC的5种工作模式,图8.4.5 OLMC 5种工作模式下的简化电路 (a)专用输入模式 (b)专用组合输出模式 (c)反馈组合输出模式
9、(d)时序电路中的组合输出模式 (e)寄存器输出模式,8.4.3 GAL的输入特性和输出特性,在GAL器件的每个输入端都设置有图8.4.7所示的输入缓冲器电路。 1、将输入端的A变换为一对内部标准电平的互补信号送往内部电路。 2、能有效地抑制加到输入端上的白噪声型噪声电压。,图8.4.7 GAL的输入缓冲器电路,图8.4.8是GAL的输出缓冲器电路图。有两个突出特点： 1、不会产生CMOS电路的锁定效应； 2、具有“软开关特性”当数据输入端由0变为1的过程中T1首先导通，而T2导通在后，从而削弱了动态脉冲电流的峰值。,图8.4.8是GAL的输出缓冲器电路,8. 5 可擦除的可编程逻辑器件（EP
10、LD）,与阵列可编程；,或阵列固定；,输出端采用可编程的输出逻辑宏单元(OLMC)；增加了对OLMC中触发器预置数和异步置零功能；,采用CMOS工艺，具有低功耗、高噪声容限的优点； 采用UVEPROM工艺，以叠栅注入MOS管为编程单元，可靠性高、可以改写，集成度高、造价便宜。,8.5.1 EPLD的基本结构和特点,*8.5.2 EPLD的与-或逻辑阵列,*8.5.3 EPLD的输出逻辑宏单元,EPLD的输出电路结构和GAL相似,也采用了OLMC。但由于增加了对OLMC中触发器的预置和清零功能，使其具有更大的使用灵活性。,1、在大多数的EPLD中与-或逻辑阵列每一组乘积项的数目不完全相等;,2、
11、在有的EPLD中，将每一组乘积项分作两部分，产生两个与-或逻辑函数，如图8.5.2。,3、有的采用乘积项共享的可编程结构，如图8.5.3所示。,8.6 复杂的可编程逻辑器件（CPLD）,8.6.1 CPLD的总体结构,采用E2CMOS工艺制作； 保持了EPLD传输时间可预测的优点； 在系统可编程。,电路结构：由若干个可编程的逻辑模块、输入/输出模块、可编程内部连线阵列组成。,为了提高集成度，同时又保持EPLD传输时间可预测的优点，将若干个类似于PAL的功能模块和实现互连的开关矩阵集成于同一芯片上，就形成了所谓的CPLD。,图8.6.1 ispLSI1032的电路结构框图,32个通用逻辑模块；,
12、64个输入/输出单元；,可编程内部连线区,图8.6.2 ispLSI1032的逻辑功能划分框图,*8.6.2 CPLD的通用逻辑模块（GLB）,*8.6.3 CPLD的输入/输出单元（IOC）,8. 7 现场可编程门阵列（FPGA),FPGA是80年代中期发展起来的另一种类型的可编程器件。它是基于SRAM的可编程器件。,FPGA由输入/输出模块IOB、可编程逻辑模块CLB、互连资源IR和一个用于存放编程数据的静态存储器组成。,8.7.1 FPGA的基本结构,图8.7.1 FPGA的基本结构框图,FPGA是目前规模最大、密度最高的可编程器件，具有更大的灵活性，是目前设计复杂数字系统的首选器件之一
13、。,FPGA的优点：,1、信号传输延迟时间不确定。,2、编程数据存储器是一个静态RAM结构，掉电后数据会丢失。,3、编程数据一般存放在EPROM中，使用时要读出并送到FPGA的SRAM中，不便于保密。,FPGA的缺点：,*8.7.2 FPGA的IOB和CLB,一、IOB,XC2064是Xilinx公司FPGA器件中结构比较简单的一种，它一共有56个可编程的I/O端。,图8.7.3 XC2064的IOB电路,图中MUX1和MUX2的地址代码都存放在FPGA内部的编程数据存储器中。,1.MUX1输出低电平时，IOB工作在输出状态; 2.MUX1输出高电平时， IOB工作在输入状态（异步或同步输入）
14、。,二、CLB,在XC2064中有64个CLB，排列成88的矩阵。每个CLB的电路中包含组合逻辑电路、存储电路和由一些数据选择器组成的内部控制电路。,图8.7.4 XC2064的 CLB电路,组合逻辑电路部分是有4个输入端、两个输出端的通用逻辑模块。根据需要可以设置成3种不同的组态。,图8.7.5 XC2064中CLB的3种组态 (a)四变量任意函数 (b)两个三变量任意函数(c)五变量逻辑函数,通用逻辑模块由N沟道MOS管和CMOS反相器组成，输出与输入间的逻辑函数关系由一组编程控制信号决定。将编程控制信号与函数对应关系列成函数表，在编程过程中通过查表即可找出所需的编程数据。,图8.7.6 二变量通用逻辑模块的原理图,A、B是两个输入变量，F为输出逻辑函数，C0、 C1、 C2、 C3是编程控制信号，它们接NMOS管的漏极。,*8.7.3 FPGA的互连资源,互连资源IR的作用：将FPGA中数目很大的CLB和IOB连接成各种复杂的系统。,互连资源分为三类：金属线、开关矩阵、可编程连接点。如图8.7.8。,*8.7.4 编程数据的装载,课后练习,8.1，8.3（PAL分析）,第八章 结 束,
