1、第五章 触发器,5.2 钟控触发器,5.4 边沿触发器,5.1 基本触发器,5.3 主从触发器,5.1 基本触发器,5.1.1、基本触发器电路组成和工作原理1用与非门组成的基本RS触发器（1）电路结构:由两个门电路交叉连接而成。,置1端,置0端,信号输入端,信号输出端,（2）逻辑功能,触发器有两个互补的输出端，,当Q=1， =0时，称为触发器的1状态。,当 =1，Q=0时，称为触发器的0状态。,0 1,1,0,0,0,1,1,置0,0,0,1,/RD称为置0输入端 低电平有效,0,1,现态：触发器接收输入信号之前的状态，也就是触发器原来的稳定状态。,次态：触发器接收输入信号之后所处的新的稳定状
2、态。,（2）逻辑功能,触发器有两个互补的输出端，,当Q=1， =0时，称为触发器的1状态。,当 =1，Q=0时，称为触发器的0状态。,0 1,0,1,1,1,0,0,置0,0,0,1,/SD称为置0输入端 低电平有效,0,1,1 0,置1,1,0,1,1,（2）逻辑功能,触发器有两个互补的输出端，,当Q=1， =0时，称为触发器的1状态。,当 =1，Q=0时，称为触发器的0状态。,0 1,1,1,0,0,1,1,置0,0,0,0,0,1,1 0,置1,1,0,1,1,1 1,保持,0,0,1,1,触发器保持原有状态不变，即原来的状态被触发器存储起来，这体现了触发器具有记忆能力。,（2）逻辑功能
3、,触发器有两个互补的输出端，,当Q=1， =0时，称为触发器的1状态。,当 =1，Q=0时，称为触发器的0状态。,0 1,置0,0,0,0,1,1 0,置1,1,0,1,1,1 1,保持,0,0,1,1,0 0,0,0,1,1,1,1,0,0,？,（3）波形分析,反映触发器输入信号取值和状态之间对应关系的图形称为波形图,例5.1.1 在用与非门组成的基本RS触发器中，设初始状态为1，已 知输入R、S的波形图，画出两输出端的波形图。,置1,置0,置1,置1,置1,保持,不允许,逻辑功能：,1,0,0,0,1,1,0,2用或非门组成的基本RS触发器,SD仍然称为置1输入端，但为高电平有效。 RD仍
4、然称为置0输入端，也为高电平有效。,基本触发器的特点总结：,（1）有两个互补的输出端，有两个稳定的状态。 （2）有复位（Q=0）、置位（Q=1）、保持原状态三种功能。 （3）/RD为复位输入端，/SD为置位输入端，可以是低电平有效，也可以是高电平有效，取决于触发器的结构。 （4）由于反馈线的存在，无论是复位还是置位，有效信号只需要作用很短的一段时间，即“一触即发”。,5.1.2、基本触发器功能的描述,触发器的功能主要有三种方法： （1）状态转移真值表（功能表）,（2）特性方程 由功能表画出卡诺图得特性方程：,次态Qn+1的卡诺图,特性方程,触发器的特性方程就是触发器次态Qn+1与输入及现态Qn
5、之间的逻辑关系式,（3）状态转换图和激励表A 状态转换图表示触发器从一个状态变化到另一个状态或保持原状不变时，对输入信号的要求。,0,1,/RD= / SD=1,/RD=1 /SD=,/RD=1 /SD=0,/RD=0 /SD=1,B、激励表是用表格的方式表示触发器从一个状态变化到另一个状态或保持原状态不变时，对输入信号的要求。,0 0 0 1 1 0 1 1, 1 1 0 0 1 1 ,0,1,/RD= / SD=1,/RD=1 /SD=,/RD=1 /SD=0,/RD=0 /SD=1,低电平有效,5.2 钟控触发器,基本触发器具有保持功能，输出与输入不象组合电路那样一一对应，输入同为1，输
6、出可为状态0，也可为状态1。但基本触发器又与组合电路类似，输入任意时刻发生变化，输出马上跟着改变。,在时序电路中，常常希望输入信号只作为输出变化的条件，何时开始翻转要由节拍器（时钟）来决定。显然基本触发器不具有这样的功能。给触发器加一个时钟控制端CP，只有在CP端上出现时钟脉冲时，触发器的状态才能改变。这种触发器称为钟控触发器。钟控触发器具有按时钟拍节工作的特点，下面我们 看看几种钟控触发器的工作原理。,1钟控RS触发器的电路结构,5.2.1 钟控RS触发器,国标符号,信号输入端,信号输出端,2逻辑功能,当CP0时，控制门G3、G4关闭， ,触发器的状态保持不变。 当CP1时，G3、G4打开，
7、 ,输出状态由R、S端的输入信号决定。,钟控RS触发器的状态转换分别由R、S和CP控制，其中，R、S控制 状态转换的方向；CP控制状态转换的时刻。,1,0,0,1,1,0,1,注意：只有当R和S同时由1变为0时，Q 的状态不定。,3特性方程,当CP1时， 。,基本触发器特性方程,特性方程,（约束条件）,4状态转移真值表,5状态转移图及激励表,根据状态转移真值表作出状态转移图和激励表,0,1,R= S=0,R=0 S=,R=0 S=1,R=1 S=0,当触发器处在1状态，即Qn=1时，若输入信号RS00或01，触发器仍为1状态；,若RS01，触发器就会翻转成为1状态。,若RS10，触发器就会翻转
8、成为0状态。,5状态转移图及激励表,根据状态转移真值表作出状态转移图和激励表,0,1,R= S=0,R=0 S=,R=0 S=1,R=1 S=0,0 0 0 1 1 0 1 1, 0 0 1 1 0 0 ,主要特点,（1）时钟电平控制。在CP1期间接收输入信号，CP0时状态保持不变，与基本RS触发器相比，对触发器状态的转变增加了时间控制。 （2）R、S之间有约束。不能允许出现R和S同时为1的情况，否则会使触发器处于不确定的状态。,例：钟控R-S触发器的输入波形如图，画出输出端Q的波形。,1钟控D触发器的电路结构,5.2.2 钟控D触发器,当CP=0时， ，Q保持不变；,当CP=1时， ，Q将发
9、生转移，状态方程为：,CP=1期间有效,2状态转移真值表,由CP=1时的特征方程Qn+1=D,可以得到CP=1时的状态转移真值表,3状态转移图及激励表,例 已知D触发器的输入波形，画出输出波形图。,在数字电路中，凡在CP时钟脉冲控制下，根据输入信号D情况的不同，具有置0、置1功能的电路，都称为D触发器。,1钟控J-K触发器的电路结构,5.2.3 钟控J-K触发器,当CP=0时， ，Q保持不变；,当CP=1时， ，Q将发生转移，状态方程为：,CP=1期间有效,2状态转移真值表,由CP=1时的特征方程 , 可以得到CP=1时的状态转移真值表,3状态转移图及激励表,保持 置0 置1 翻转,波形图,在
10、数字电路中，凡在CP时钟脉冲控制下，根据输入信号J、K情况的不同，具有置0、置1、保持和翻转功能的电路，都称为JK触发器。,CP,J,K,Q,Q,1钟控T触发器的电路结构,524 钟控T触发器,当CP=0时， ，Q保持不变；,当CP=1时， ，Q将发生转移，状态方程为：,CP=1期间有效,2状态转移真值表,由CP=1时的特征方程 , 可以得到CP=1时的状态转移真值表,3状态转移图及激励表,电位触发方式当钟控信号CP为低（高）电平时，触发器不接受输入激励信号，触发器状态保持不变；当钟控信号CP为高（低）电平时，触发器接受输入激励信号，状态发生转移。,5.2.5 电位触发方式的工作特性,电位触发
11、方式的特点：在约定钟控信号电平（CP=1或CP=0）期间，输入激励信号的变化都会引起触发器状态的改变；在非约定钟控信号电平（CP=0或CP=1）期间，无论输入激励信号如何变化，触发器状态保持不变。,例,由于在CP=1期间，G3、G4门都是开着的，都能接收R、S信号，所以，如果在CP=1期间R、S发生多次变化，则触发器的状态也可能发生多次翻转。 在一个时钟脉冲周期中，触发器发生多次翻转的现象叫做空翻。,5.3 主从触发器,由两级同步RS触发器串联组成。 G1G4组成从触发器， G5G8组成主触发器。 CP 与CP互补，使两个触发器工作在两个不同的时区内。,5.3.1、 主从RS触发器 1电路结构
12、,2工作原理,主从触发器的触发翻转分为两个节拍：,（1）当CP1时，CP0，”从“保持。 ”主”工作，接收R和S端的输入信号。,G,9,2工作原理,主从触发器的触发翻转分为两个节拍：,（1）当CP1时，CP0，”从“保持。 ”主”工作，接收R和S端的输入信号。,1,0,0,1,1,0,1,0,1,0,1,1,0,1,波形图,CP,R,S,Q主,Q,主从触发器的特点：在CP的一个周期中触发器的输出状态只能改变一次。,（1）主从触发器的翻转是在CP由1变0时刻（CP下降沿）发生的。 （2）CP一旦变为0后，主触发器被封锁，其状态不再受R、S影响，因此不会有空翻现象。,主从RS触发器的符号：,5.3
13、.2、 主从JK触发器,主从RS触发器的缺点： 使用时有约束条件RS=0,1电路结构,为此，将触发器的两个互补的输出端信号通过两根反馈线分别引到输入端的G7、G8门，这样，就构成了JK触发器。,2工作原理,（1）当CP1时，CP0，”从“保持，”主”工作，接收输入信号。,CP,R S,R S,3主从JK触发器的一次翻转现象,如果CP=1期间，J、K变化引起主触发器发生状态发生第一次翻转，即,（1）当CP=0时，,CP,（2）当CP=1时，,将次态作为现态，求出新的次态，此时,注意：在主触发器状态变化之前， 即CP=0时，,则此后无论J、K如何变化，都不会使Q主再次翻转。直到CP=0后，再次为1
14、，才可产生新的翻转。,1,1,0,1,1,0,1,0,1,0,1,1,0,1,1,0,例 已知主从JK触发器J、K的波形如图所示，画出输出Q的波形图（设初始状态为0）。,0,1,0,1,1,1,0,1,1,0,1,1,0,0,1,1,0,1,由此看出，主从JK触发器在CP=1期间，主触发器只变化（翻转）一次，这种现象称为一次翻转现象。,Q,Q,主,例1 已知主从JK触发器J、K的波形如图所示，画出输出Q的波形图（设初始状态为0）。,CP=1,若J、K变化，触发器的状态与真值表、特征方程不对应，存在一次变化现象。,例2 已知主从JK触发器J、K的波形如图所示，画出输出Q的波形图（设初始状态为0）
15、。,在画主从触发器的波形图时，应注意以下几点： （1）触发器的触发翻转发生在时钟脉冲的触发沿（这里是下降沿）,（2）判断触发器次态的依据是时钟脉冲下降沿前一瞬间输入端的状态。,（3）一次翻转现象,带清零端和预置端的主从JK触发器,0,0,1,0,0,1,带清零端和预置端的主从JK触发器的逻辑符号,集成主从JK触发器,与输入主从JK触发器的逻辑符号,主从JK触发器功能完善，并且输入信号J、K之间没有约束。但主从JK触发器还存在着一次变化问题，即主从JK触发器中的主触发器，在CP1期间其状态能且只能变化一次，这种变化可以是J、K变化引起，也可以是干扰脉冲引起，因此其抗干扰能力尚需进一步提高。,例：
16、给出主-从J-K触发器CP、J、K、RD及SD端的信号波形图，试绘出Q端的波形图。,/RD、 /SD- 直接复位、置位端,1. 当/RD=0 /SD=1时 Q=0,2. 当/RD=1 /SD=0时 Q=1,3. 当/RD=1 /SD=1时 触发器正常工作,此时当CP脉冲有效跳变沿到来时，触发器的次态输出Qn+1取决于J、K及Qn,当J、K不同时，,触发器的次态输出Qn+1与J相同,当J、K同为 0 时，,Qn+1=Qn,当J、K同为 1 时，,保持状态,计数状态,图5-3-5 集成主从J-K触发器,电路结构,直接置0端,直接置1端,逻辑符号及功能说明,Q,&,K,&,J,Q,SD,RD,CP,
17、图5-3-5 J-K触发器逻辑符号,CP端的小圆圈表示CP下降沿时触发器状态翻转。直接置0端和直接置1端的小圆圈表示低电平或负脉冲有效。,脉冲工作特性：触发器正常工作时，对时钟信号及输入信号的要求。,时钟CP由0变1及CP=1的准备阶段，要完成主触发器状态的正确转移。因此要求：,(1) 在CP上升沿到达时，J、K信号已处于稳定状态，并且在CP=1期间， J、K信号不发生变化；,5.3.4 集成主从J-K触发器的脉冲工作特性,F,(2) 主触发器状态发生变化从CP上升沿开始至最后稳定，需经历两级与或非门的延迟时间。若一级与或非门的延迟时间为1.4tpd（tpd为与非门的平均延迟时间），则要求CP
18、=1持续期为：,5.3.4 集成主从J-K触发器的脉冲工作特性,CP由1变0时，从触发器接受主触发器的状态。,设三极管T1和T2开关的延迟时间为0.5tpd，则从CP由1变0直到触发器状态转移完成，需2.5tpd时间，这就要求CP=0的持续时间满足：,CP由1变0时，从触发器接受主触发器的状态。,设三极管T1和T2开关的延迟时间为0.5tpd，则从CP由1变0直到触发器状态转移完成，需2.5tpd时间，这就要求CP=0的持续时间满足：,触发器的工作频率：时钟信号的最高工作频率为,主从J-K触发器主触发器有一次翻转特性，为了提高抗干扰能力，在满足对tCPH要求的条件下，尽可能使CP=1的持续时间
19、缩短，采用窄脉冲触发。,主从J-K触发器是一种脉冲触发方式，由脉冲的下降沿触发，有时将触发器的状态方程写成：,主从触发器小结,主从触发器由主触发器和从触发器两部分级联而成，分别受两个互补的时钟信号控制。,主触发器和从触发器在时钟信号的驱动下，交替工作；状态的转移发生在时钟信号的下降沿。,主从触发器和相同类型的钟控触发器具有相同的状态方程，但触发方式和时机不同。,主从J-K触发器的主触发器具有一次翻转特性，因此该触发器的抗干扰能力较弱。,5.4 边沿触发器,一、维持阻塞触发器基本原理,1、维持阻塞R-S触发器电路组成,置0维持线,置1维持线,置0阻塞线,置1阻塞线,分析：,（1）当CP0，S0，
20、R=1时，触发器保持，a=0，b=1。,0,0,1,1,1,1,0,（2）当CP 时，,1,1,1,1,0,Q=1，置1,1,封锁C门， ，阻塞置0,0,b=1， ，维持置1,1,1,0,1,5.4.1维持阻塞触发器,5.4 边沿触发器,一、维持阻塞触发器基本原理,1、维持阻塞R-S触发器电路组成,置0维持线,置1维持线,置0阻塞线,置1阻塞线,分析：,置0阻塞线、置1维持线的作用下，当CP=1时，触发器不发生变化，当CP由10或CP=0时，触发器也不发生变化。,0,0,1,1,1,1,0,1,1,1,1,0,1,0,1,1,0,1,5.4.1维持阻塞触发器,5.4 边沿触发器,一、维持阻塞触
21、发器基本原理,1、维持阻塞R-S触发器电路组成,置0维持线,置1维持线,置0阻塞线,置1阻塞线,分析：,（1）当CP0，S1，R=0时，触发器保持，a=1，b=0。,0,1,0,1,1,1,（2）当CP 时，,1,0,1,1,Q=0，置0,0,封锁E门， ，阻塞置1,1,a=1， ，维持置0,0,1,5.4.1维持阻塞触发器,5.4. 边沿触发器,一、维持阻塞触发器基本原理,1、维持阻塞R-S触发器电路组成,置0维持线,置1维持线,置0阻塞线,置1阻塞线,分析：,0,1,0,1,1,1,1,0,1,1,0,1,0,1,置1阻塞线、置0维持线的作用下，当CP=1时，触发器不发生变化，当CP由10
22、或CP=0时，触发器也不发生变化。,综合之：由于维持阻塞的作用，触发器仅在CP由01上升沿时刻发生状态转移。,5.4.1维持阻塞触发器,1维持阻塞D触发器的结构及工作原理,（1）D触发器：,该电路满足D触发器 的逻辑功能，但有 空翻现象。,设：D=1,0,1,1,0,0,1,1,0,1,二、维持阻塞D触发器,（2）维持阻塞D触发器,为了克服空翻，在原电路的基础上引入三根反馈线。,0,1,1,0,0,1,1,0,1,置1。 设：D=1,0,1,1,0,0,L1称为置1维持线。 L2称为置0阻塞线。,1,0,（2）维持阻塞D触发器,1,0,0,1,1,0,0,1,置0。 设：D=0,1,1,1,L
23、3称为置0维持线。,0,1,可见，引入了维持线和阻塞线后，将触发器的触发翻转控制在CP上跳沿到来的一瞬间，并接收CP上跳沿到来前一瞬间的D信号。,例5.4.1 已知维持阻塞D触发器的输入波形， 画出输出波形图。,解：在波形图时，应注意以下两点： （1）触发器的触发翻转发生在CP的上升沿。 （2）判断触发器次态的依据是CP上升沿前一瞬间输入端D的状态。,（3）触发器的直接置0和置1端,0,1,0,触发器直接置“0”,0,1,0,1,1,0,0,1,（3）触发器的直接置0和置1端,0,1,0,1,0,1,触发器直接置“1”,触发器正常工作，没有影响。,不允许出现。,置0、置1输入约束条件：,触发器
24、直接置“0”,1,0,1,0,1,1,0,1,1,0,0,1,工作原理,假定CP到来：,1,0,1,1,1,当CP=0,初态Q=0,1,1,状态不变,D=1,0,1,0,Q由01,1,0,0,a=0, 维持Q=1, /Q=0。置1维持线作用。,保证b门不输出0脉冲。置0阻塞线 作用。,由于置1维持线和置0阻塞线的作用，使触发器被置1后，在CP=1期间状态维持不变。假如输入D此时有变化，（由10）对触发器状态无影响。,a,b,用同样分析方法，可以分析D=0时，触发器工作过程。,分析结论：,维持阻塞D触发器是在CP脉冲的前沿翻转。触发器的状态只取决于CP脉冲到来前一瞬间输入信号D的状态。,在CP上
25、跳沿到来时：Qn+1=D,在CP=1期间，如果输入信号发生变化，由于维持阻塞线的作用，对触发器状态无影响。,维持阻塞D触发器逻辑符号及功能表:,特征方程：,维持阻塞D触发器工作波形,Q,(1) 时钟CP由0变1之前，门F和G的输出端a和b应建立起稳定状态。这段时间称为建立时间：,在建立时间内，输入信号不能发生变化，所以：,维持阻塞D触发器的脉冲工作特性,tCPLtset=2tpd,1)D信号是提前2 tpd建立时间 2)D信号保持一个tpd保持时间 3）基本RSFF翻转要12 tpdcp=0: tcp=0 2 tpdcp=1: tcp13 tpd,3.维持阻塞D触发器脉冲工作特性,cp,D,Q
26、,Q,t,t,h,set,T 5tpd f 1/(5tpd) = fcpmax,4.维阻FF特点 cp前接收信号;后输出信号,1、下降沿触发的JK触发器电路组成,5.4.2 下降沿触发的边沿触发器,特点：门G和H的平均延迟时间比基本触发器的平均延迟时间长。,2、工作原理,（1）、/RD=0、/SD =1时，置0；,（2）、/RD=1、/SD =0时，置1；,（3）、/RD=1、/SD =1，当CP=1时，触发器保持；,2、工作原理,（3）、/RD=1、/SD =1，当CP由10时，由于门G和H平均延迟时间比基本触发器平均延迟时间长，所以CP=0首先封锁门C和门F，这样由门A、B、D、E构成基本
27、触发器，所以,3、后沿触发JK触发器功能表及逻辑符号, CP=0及CP=1期间触发器状态维持不变，只有CP到来，触发器的状态只取决于CP脉冲到来前一瞬间输入信号JK的状态。,二、后沿触发的边沿触发器,4、特征方程及工作波形,J,K,Q,CP,初态为1,对于维持阻塞触发器：在CP信号的到来前一个极短的时间内，外部激励信号已取样进入触发器，当CP到来，取样信号逐级传输引起触发器状态转移，与此同时，维持阻塞逻辑立即起作用，隔离了外部激励信号。即正跳转移,对于边沿型触发器：状态仅在CP信号的或到来时刻进行转移，而状态的变化则取决于CP边沿到来前一瞬间对外部激励信号的取样值。事实上维持阻塞型触发器是一种
28、正边沿触发器。,目前大多数使用D、JK触发器，在需要使用其它类型触发器时，可以通过逻辑功能转换的方法，把D、JK触发器转换为需要的触发器。,一、D触发器转换为JK、RS、T、T触发器。,转换方法：,用特征方程法,1、DJK,把单端输入触发器，通过转换电路变换为双端输入触发器。,转换,D触发器转换电路JK逻辑功能。,D触发器特征方程：,JK触发器特征方程：,两个特征方程相比较，令其相等。,触发器类型转换,转 换,D,K,J,CP,2、DRS,D触发器特征方程：,RS触发器特征方程：, JK触发器是下降沿翻转，D 触发器是上升沿翻转，若转换后还用下降沿翻转，则在CP端加反相器。,令两个特征方程相等
29、：,形成用与非门实现的转换电路和D触发器一起构成新的RS触发器。,触发器类型转换,3、DT、T,D触发器特征方程：,T触发器特征方程：,同样令两个特征方程相等：,转换电路逻辑表达式为：,T触发器特征方程：,所以只要令D触发器的输入D = / Q n 即可得到用D触发器实现T触发器逻辑功能。,触发器类型转换,二、JK触发器转换为RS，D，T，T触发器。,转换方法：,用激励表法,1、JKRS,先列出RS状态转换真值表：, 由于要用JK触发器实现RS触发器功能，所以应根据JK触发器激励表写出J、K输入信号。,即：已知QnQn+1,求JK=?,0,X,X,0,1,X,X,0,0,X,X,1,X,X,X
30、,X,= S,= R, 画出转换电路图。,用JK触发器转换为RS触发器后，R=S=1，不是不定状态,触发器类型转换,2、JKD,转换方法：,比较法,D触发器特征方程：,比较D触发器特征方程及JK触发器真值表，可以发现一个特点：,J K 时：Q n+1 = J,且K的取值正好与J相反。,触发器类型转换,3、JKT、T,T触发器特征方程：,JK 触发器特征方程：,比较两个触发器特征方程，只要令J = K = T即可。,T触发器特征方程：,只有当 J = K = 1 时，,所以令：J = K = 1,触发器类型转换, RS触发器,特征方程：, D触发器,特征方程：,几种触发器计数状态转换方法, JK
31、触发器,特征方程：,令：J=K=1, T触发器,特征方程：,令：T=1,几种触发器计数状态转换方法,本章小结,1触发器有两个基本性质：（1）在一定条件下，触发器可维持在两种稳定状态（0或1状态）之一而保持不变；（2）在一定的外加信号作用下，触发器可从一个稳定状态转变到另一个稳定状态。 2描写触发器逻辑功能的方法主要有特性表、特性方程、驱动表、状态转换图和波形图(又称时序图)等。 3按照结构不同，触发器可分为：(1) 基本RS触发器，为电平触发方式。(2) 同步触发器，为脉冲触发方式。(3) 主从触发器，为脉冲触发方式。(4) 边沿触发器，为边沿触发方式。 4根据逻辑功能的不同，触发器可分为：(
32、1) RS触发器 (2) JK触发器 (3) D触发器 (4) T触发器 5同一电路结构的触发器可以做成不同的逻辑功能；同一逻辑功能的触发器可以用不同的电路结构来实现。 6利用特性方程可实现不同功能触发器间逻辑功能的相互转换。,类型 特性方程 逻辑功能RS触发器 具有置0、置1、保持 J-K触发器 置0、置1、保持、计数D触发器 置0、置1、锁存T触发器 保持、计数T触发器 计数,触发方式：电位触发方式、主从触发方式及边沿触发方式,总结,工作波形,不定,不变,不定,置1,不变,置1,不变,置0,不变,基本RS触发器,钟控 RS 触发器的工作波形,例 钟控RS触发器及逻辑门组成如下时序电路，其输
33、入CP、D端波形如图所示，设触发器初态为0，试画出触发器Q 端的输出波形。,解：时钟RS触发器S=D，R= D, 电路只有置0、置1两种逻辑动作。,钟控RS触发器应用分析,在CP的高电平期间，R、S可多次变化，触发器的状态也随着变化多次。对信号的敏感时间长，抗干扰能力差,钟控RS触发器存在的空翻现象,解决思路：主从结构 边沿型,主从RS触发器工作波形,图 主从JK触发器的一次翻转,CP,J,K,Q,主,Q,Q,t,1,t,2,t,3,主从 J-K 触发器集成单元,主从 J-K 触发器逻辑符号,例 已知维持阻塞D触发器的输入波形，画出输出波形图。,解：在波形图时，应注意以下两点： （1）触发器的
34、触发翻转发生在CP的上升沿。 （2）判断触发器次态的依据是CP上升沿前一瞬间输入端D的状态。,画出Q1、Q2输出波形,1、分析题意：,本电路为两个维持阻塞D触发器。属于翻转。,两个CP信号各自独立，分别为A和B。,2、由特征方程画工作波形,维持阻塞D触发器,初态Q1、Q2=1, 两个触发器各自有独立的CP,因此画Q1、Q2输出波形时，要认真识别触发器状态的转换时刻。,例：如图给出一个维持-阻塞D触发器及一个边沿J-K触发器构成的电路，图(b)是输入信号，试绘出Q1及Q2的波形。,画出电路在CP作用下Q1Q2Q3的输出波形。,1、分析题意,三片均为JK触发器，并且是下降沿触发。,片1的时钟脉冲是
35、外加CP，是已知脉冲。且在CP触发。,片2的时钟脉冲是,片3的时钟脉冲是,2、根据电路图写出每一级触发器特征方程,J1=K1=1,J2=K2=1,J3=K3=Q2,3、根据特征方程画工作波形,CP,Q1=0,Q2=0,Q3=0, CP=0及CP=1期间触发器状态维持不变，只有CP到来，触发器的状态只取决于CP脉冲到来前一瞬间输入信号JK的状态。,1、在下图所示电路中，实现,的电路为（ ）。,2、在CP( )时主从R-S触发器的主触发器接收输入信号。 A. 01 B. 1 C. 10 D. 0,3、使触发器呈计数状态的控制函数是 。,A /S = Q，/R = Q BD = Q CT = 0 D
36、 J = K = 1,判断正误,1、主从触发器比边沿触发器抗干扰能力强。 （ ） 2、欲使维持阻塞D触发器可靠地工作，要求D端信号比 时钟脉冲CP提前到达。 （ ）,用T触发器构成JK触发器的等价电路，那么T输入端的逻辑表达式应当为 （ ）,4如下能完成Qn+1= Q的逻辑功能的电路有 。,1、 设主从JK触发器的初始状态为0，CP、J、K信号如下 图所示，试画出触发器Q端的波形。,J,CP,K,Q,2、 设维持阻塞D触发器的初始状态为0，CP、D信号如下 图所示，试画出触发器Q端的波形。,3、电路如下图所示，设各触发器的初态为0，画出 在CP脉冲作用下Q端的波形。,4、电路如图所示，已知CP和X的波形，试画出Q0 和Q1的波形。设触发器的初始状态均为0。,5、电路如图所示，已知CP、RD和D的波形，试画出Q0和Q1的波形。设触发器的初始状态均为1。,6、已知维阻DFF的电路和输入波形如下图所示，画出Q端的波形。,7、画出下图所示电路中Q1、Q2的输出波形。,8、电路如图所示，试完成Q1、Q2的波形图。,
