第3章微处理器.ppt

1、3.1 8086的结构特点 3.1.1 CPU3.1.2 寄存器组3.1.3 外部引脚及功能 3.2 80x86微处理器及其发展 3.2.1 80286微处理器 3.2.2 80386微处理器 3.2.3 80486微处理器3.2.4 Pentium微处理器,第 3 章,微处理器,3.3 流水线技术 3.3.1 流水线工作原理3.3.2 流水线相关问题3.3.3 流水的实现与控制3.4 CISC计算机和RISC计算机3.4.1 CISC计算机3.4.2 RISC计算机,基本概念,1、数据信息的表达单位,二进制位：存储一位二进制数0或1。 字节：8个二进制位，D7D0。 字：16位，2个字节，D

2、15D0。 双字：32位，4个字节，D31D0。,最低有效位：指数据的最低位，即D0位； 最高有效位：指数据的最高位，对应字节、字、双字,分别指D7、D15、D31位。,计算机中信息的单位有： 位（bit）、字节（byte）、 字（word）、双字（double word）等,2、存储单元的地址, 存储器以字节byte（8 bit）为编程单位; 每个存储 单元存放一个字节的内容。1 word = 2 byte = 16 bit1 dw = 2 word,每个字节单元都有唯一的地址编码,称存储单元的地址。 地址编码通常顺序排列：每个字节单元有一个地址，从0编号，顺序加1,地址用二进制数无符号整数

3、来表示（编程用十六进制表示）； 地址范围和存储容量的关系：存储容量=2N,基本概念, 微处理器也称为中央处理单元（Central Processing Unit，CPU）， 是整个硬件系统的核心。包括：,运算器进行数据分析、计算和处理。 算术逻辑单元ALU,是运算器的核心部件。执行算术运算、 逻辑运算、移 位、比较等各种数据处理的操作。,运算器,处理程序指令，并协调各逻辑部件按一定时序工作。 包括： 从存储器中读取程序指令、指令译码； 从存储器中取得操作数，执行指令； 把结果存入存储器，以及对总线和I/O的传送控制等。,控制器,寄存器组,每一个寄存器相当于运算器中的一个存储单元，但速度比存储器

4、快，用来存放计算过程中所需要的或得到的各种信息； 包括：操作数地址，操作数及运算的中间结果,2.1,2.1.1,CPU,CPU的基本结构,8086的结构特点,2.1,8086的结构特点,2.1.1,CPU,CPU的基本结构, 8086内部结构有两个功能模块，完成一条指令的取指和执行功能。模块之一：总线接口单元BIU模块之二：执行单元EU,内部结构,执行单元EU主要负责指令译码和执行。它由算术逻辑单元（ Arithmetic Logic Unit， ALU）、通用寄存器组、16位标志寄存器（FLAGS）、EU控制电路等组成。,总线接口单元BIU 主要负责读取指令和操作数。完成CPU与存储器之间的

5、信息传送。它由段寄存器、指令指针寄存器、指令队列、地址加法器及总线控制逻辑组成。,ALU 是计算机的运算器,2.1 8086的结构特点,2.1.2,寄存器组, CS(Code Segment，代码段寄存器) 存放当前程序所在段的首地址, DS(Data Segment，数据段寄存器)保存当前程序所用数据段的首地址, SS(Stack Segment，堆栈段寄存器)存放当前程序所用堆栈段的首地址, ES(Extra Segment附加数据段寄存器)存放辅助数据所在段的首地址,堆栈：指一段指定的内存区域。 其存取原则是“后进先出”，即先进栈的数据后出栈。,2.1 8086的结构特点,2.1.2,通

6、用寄存器数据寄存器,寄存器组, 用来暂存操作数，每个寄存器可作为一个16位的寄存器使用，也可分成2个8位寄存器使用：AXAH，AL BX BH，BL CXCH，CL DX DH，DL, 习惯用法,2.1 8086的结构特点,2.1.2,指令寄存器,寄存器组, IP(Instruction Pointer)：取指专用的16位地址寄存器，也称为“程序计数器”PC(Program Counter)，存放下一条要执行指令的有效地址EA（即偏移地址）。, FR(Flag Register)：16位的寄存器，存放状态字，又称状态字寄存器。,OF SF ZF AF PF CF,DF IF TF,2.1 80

7、86的结构特点,表示执行一次加法/减法运算时产生了进位/借位， 当算术运算结果使最高位产生进位或借位时，则CF1， 否则CF0。,当本次运算结果中的低8位含“1”个数为偶数时，PF1， 为奇数时PF0。,本次运算中若第3位向第4位有进位或借位时，AF1， 否则， AF0。,2.1 8086的结构特点,标志寄存器,若本次运算结果为0时，ZF1， 否则，ZF0。,若本次运算结果的最高位为1，则SF1， 否则，SF0,当带符号数运算结果产生溢出时，OF1。 否则，IF0,2.1 8086的结构特点,标志寄存器,用于串操作指令中，控制地址的变化方向： 设置DF0，存储器地址自动增加； 设置DF1，存储

8、器地址自动减少。,CLD指令复位方向标志：DF0 STD指令置位方向标志：DF1,标志寄存器,用于控制外部可屏蔽中断是否可以被处理器响应： 设置IF1，则允许中断； 设置IF0，则禁止中断。,CLI指令复位中断标志：IF0 STI指令置位中断标志：IF1,2.1 8086的结构特点,用于控制处理器进入单步操作方式： 设置TF0，处理器正常工作； 设置TF1，处理器单步执行指令。,单步执行指令处理器在每条指令执行结束时，便产生一个编号为1的内部中断; 这种内部中断称为单步中断; 所以TF也称为单步标志; 利用单步中断可对程序进行逐条指令的调试; 这种逐条指令调试程序的方法就是单步调试,标志寄存器

9、,2.1 8086的结构特点,例：二进制加法10010001B + 01110100B = 00000101B,1 0 0 1 0 0 0 1+ 0 1 1 1 0 1 0 0 1 0 0 0 0 0 1 0 1 进位,状态标志分析： CF=1，产生进位AF=0，半字节无进位SF=0，结果为正(最高位为0)ZF=0，结果不为0PF=1，结果偶数个1OF=0，将两个操作数作为有符号数，相加结果无溢出。10010001B = -6FH，01110100B = +74H(-6FH) + (+74H) = +05H,加法OF溢出的判断：同号相加,结果相异； OF为1否则OF为0(不产生溢出)。,例：二

10、进制减法01110001B - 10001011B= 11100110B,0 1 1 1 0 0 0 1- 1 0 0 0 1 0 1 1 1 1 1 1 0 0 1 1 0 借位,状态标志分析： CF=1，产生借位AF=1，半字节产生进位SF=1，结果为负(最高位为1)ZF=0，结果不为0PF=0，结果奇数个1OF=1，将两个操作数作为有符号数，相减结果产生溢出。01110001B = +71H，10001011B = -75H(+71H) - (-75) = -1AH,减法OF溢出的判断：异号相减，差的符号与被减数相异，OF为1否则OF为0(不产生溢出)。,8086/8088的内部寄存器,

11、AH ALBH BLCH CLDH DL,AXBXCXDX,SPBPSIDI,IPFLAG,CSDSSSES,(A) 累加器基地址寄存器计数器数据寄存器,(SP) 堆栈指针寄存器基地址寄存器源变址寄存器目的变址寄存器,(PC) 指令指针寄存器 (PSW) 状态标志寄存器,代码段寄存器数据段寄存器堆栈段寄存器附加段寄存器,通用寄存器,控制寄存器,段寄存器,8位寄存器,16位寄存器,指令执行,2.1.3 外部引脚及功能,基本概念, 有效电平 指引脚起作用时的逻辑电平。有些信号是低电平有效，也称作负逻辑;有些信号是高电平有效，也称作正逻辑;, 三态 是指引脚除了能正常的输入或输出高、低电平之外，还能

12、输出高阻状态 。,8086具有两种工作模式：最小模式和最大模式 最大模式又称为多微处理器模式。 最小模式又称为单微处理器模式。,2.1 8086的结构特点,2.1.3 外部引脚及功能, CPU工作在不同模式时，引脚具有不同的名称和定义。但是还有部分公用引脚在不同模式下具有相同的含义。,8086的工作模式及引脚功能,公用引脚的含义,2.1.3 外部引脚及功能,8086的工作模式及引脚功能,公用引脚的含义,2.1.3 外部引脚及功能,8086的工作模式及引脚功能, S6恒为低， S5反映标志寄存器IF位的状态 S4、S3表示CPU正在使用哪个段寄存器, BHE/S7：数据总线高允许/状态S7信号输

13、出、三态。分时复用做BHE时低电平有效，S7为备用状态线，在DMA时为高阻.,引脚2431在最小模式下的功能,2.1.3 外部引脚及功能,最小模式下的部分引脚含义,8086的工作模式及引脚功能,最大模式下的部分引脚含义,2.1.3 外部引脚及功能,8086的工作模式及引脚功能,复习提问,1.溢出和进位的区别,判断溢出的方法是什么?2.下列判断是否发生溢出和进(借)位，CF和OF情况0111 1111 0000 1101 1000 0000 1100 0000 -1111 1110 +0111 1001 -0000 0001 +0100 00003.下列8086引脚的含义：AD0- AD19；B

14、HE；ALEMN/MX；RD；WR；M/IO；DT/R；DEN；,2.2,8086CPU的工作时序, 总线操作主要有：存储器读和I/O读操作、存储器写和I/O写操作、中断响应操作、总线请求等。 CPU的时序分为两种：时钟周期和总线周期 。 CPU通过总线对存储器或I/O接口进行一次访问所需的时间叫做一个总线周期，一条指令的执行需要若干个总线周期才能完成。 而一个总线周期又由若干个时钟周期构成。,2.2.1,基本时序, 8086的数据总线和部分地址总线是分时复用的。 在两个总线周期之间，有时可能会出现一些总线上没有信息传送的时钟周期，此时的总线状态称为空闲状态。,典型的总线周期,基本概念：,2.

15、2 8086CPU的工作时序,2.2.2,最小模式,8086在最小模式下的系统构成,1.工作电路,2.2 8086CPU的工作时序,16位数据线通过两片8286双向总线驱动器连接到系统的数据总线上。,CPU的20根地址信号线通过3片8282锁存器与系统的地址总线相连。,MN/ MX引脚接+5V，决定了8086工作在最小模式。,最小模式下一个读总线周期包括45个T状态，即T1T4、TW ：,2.2 8086CPU的工作时序, 2.,2.2.2,最小模式,读总线周期,2.2.2 最小模式,T1状态,2.读总线周期,2.2.2 最小模式,T2状态,2.读总线周期,2.2.2 最小模式,T3状态,2.

16、读总线周期,地址/数据复用总线AD15AD0作为数据总线，接收内存或I/O接口送入的数据，CPU准备读入数据。 在下降沿，CPU查询READY引脚信号，若READY为高电平，T3状态结束后直接进入T4状态。,2.2.2 最小模式,TW状态,2.读总线周期,T3状态在下降沿，CPU查询READY信号，若READY外设速度较慢，不能在基本总线周期内完成数据传送工作，则在T3前沿产生一个READY低电平信号，若在T3前沿查到信号为低电平，则在T3状态后插入一个等待状态TW，在TW前沿查询READY信号，若仍为低电平，则继续插入TW，否则结束等待状态，进入T4。,2.2.2,一个写总线周期同读总线周期

17、一样，时序图如下：,2.2 8086CPU的工作时序, 3.,最小模式,写总线周期,2.2.3, 1.,最大模式,工作电路,最大模式的特点： 1、多机系统 2、CB的多数控制信号均由总线控制器8288提供。,最小模式的特点： 1、单机系统 2、CB的多数控制信号均由8086的引脚直接提供提供。,最大模式的典型配置,最大模式总线形成,2.2 8086CPU的工作时序,2.3,80x86微处理器及其发展,80286微处理器为16位微处理器。对外具有68根引脚， 为4列直插式封装，时钟频率8MHz10MHz。,2.3.1,80286微处理器,主要性能,80286CPU与8086相比，主要具有如下几个

18、特点: 80286 CPU有24位地址线、16位数据线，且地址与数据线不再复用。 对8086向上兼容。具有8086/8088 CPU的全部功能。 首次具备虚拟存储器管理功能。,80286微处理器,80286 CPU的内部执行部件包括：执行单元EU、地址单元（Addres Unit，AU）、指令单元（Istruction Unit，IU）和总线接口单元BIU。,2.3.1,2.3 80x86微处理器及其发展,内部结构,总线接口单元（BIU）:负责处理CPU与系统总线之间的数据传送，包括总线接口电路预取器和6个字节的指令预取队列。 指令单元（IU）:包括指令译码器和已译码指令队列。它负责将指令预取

19、队列中的指令取出，送入指令译码器。 执行单元（EU）:单元与8086CPU中的EU大致相同,标志寄存器与8086相比增加了两个标志IOPL和NT。 地址单元（AU）：包括物理地址发生器、段寄存器、段描述符Cache（高速缓存器）等。,80286微处理器,2.3.1,2.3 80x86微处理器及其发展,内部结构（续）,具体体现在以下几个方面 ： 从16位寄存器发展为32位寄存器；地址寄存器也发展为32位，可寻址的地址范围达到4GB； 增加了保护方式,使处理器：实地址方式和保护虚地址方式；引入了存储管理单元（MMU，使采用80386的操作系统能方便地实现虚拟存储器管理；加了新指令（主要是保护方式的

20、指令）。,2.3.1,2.3.2,2.3 80x86微处理器及其发展,主要性能,80386微处理器,1985年，Intel公司推出了与8086/80286相兼容的高性能32位微处理器80386，标志着微处理器从16位迈入了32位时代。,2.3.2,2.3 80x86微处理器及其发展,80386微处理器,内部结构,拥有32位数据线和32位地址线，可以寻址4GB(230)的物理地址空间， 内部寄存器与数据线都是32位，但段寄存器仍为16位。由6个能并行操作的功能部件组成，即总线接口部件、代码预取部件、指令译码部件、存储器管理部件、指令执行与控制部件。 存储器管理部件MMU由分段部件和分页机构组成。

21、 在80386中除了有实地址方面外，还在保护虚地址方式下提出了一种称为虚拟8086的新工作模式.,2.3.2,2.3 80x86微处理器及其发展,80386微处理器,内部结构(续）,80486微处理器,在内部结构上，对80386微处理器进行了一些改进,主要包括 : 将80386处理器的指令译码和执行部件扩展成五级流水线，进一步增强了其并行处理能力； 同时还增加一个8KB高速缓存cache； 在80486微处理器中，首次将浮点处理部件80x87 FPU集成到微处理器内； 总线接口部件更加复杂，增加了一些新的引脚。,2.3.3,2.3 80x86微处理器及其发展,主要性能,80486微处理器,2.

22、3.3,2.3 80x86微处理器及其发展,内部结构,把Intel 80386微处理器、Intel 80x87FPU和片上的cache集成在一起，从功能上形成了Intel-32微处理器结构。,内部由9个功能部件组成: 总线接口部件BIU、指令译码部件IDU、指令预取部件IPU、执行部件EU、控制保护部件CU、段管理部件SU、页管理部件PU、高速缓冲存储器Cache及Cache管理部件CAU、浮点运算部件FPU。,首次实现了Intel NetBurst微体系结构； 流式SIMD（单指令多数据）扩展2（SSE2）技术； 400MHz Intel NetBurst微体系结构系统总线；与已有的为Int

23、el体系结构而编写的应用和操作系统完全兼容。,2.3.4,2.3 80x86微处理器及其发展,Pentium微处理器,主要性能,采用超级标量体系结构；浮点部件采用超级流水技术；增设了动态转移预测机构；加大了片上cache的容量，片上cache改用回写方式；增强了错误检测和报告功能，采用了多种测试挂钩。 包括总线接口部件、分页部件、分枝目标缓冲器，8KB代码cache存储器，8KB数据cache存储器、整数寄存器组、控制部件、地址通道（包含有段部件）、浮点部件等。其内部采用32位结构，外部采用64位数据总线。,内部结构,2.3.4,2.3 80x86微处理器及其发展,Pentium微处理器,内部

24、结构,2.4,流水线技术,2.4.1,流水线工作原理,取指1,下标1代表第1条指令，下标2代表第2条指令。某些计算机中只有指令部件I，执行部件E。 I完成取指和译码，E完成执行和存结果。现代的计算机中，译码速度很快，尤其是RISC机，指令译码的时间忽略了。 执行过程如下：,(一).指令的串行执行 计算机程序的顺序串行执行，是指一条指令执行完后才开始下一条指令，如果一条指令需要4个周期，过程如下：,2.4 流水线技术,程序是顺序串行执行,控制简单,但机器各部分利用率不高。例如I部件工作时，E部件空闲，E部件工作时，I部件空闲。(二).指令的重叠执行 如果将两条指令或若干条指令在时间上重叠起来（即

25、指令流水)，执行过程如下：,两条指令重叠执行,指令二级流水可以大大提高CPU的处理速度，但并不是成倍增加。 1）指令的执行时间一般大于取指时间； 2）当遇到转移指令时，必须等到本指令执行结束后才能知道下一条指令的地址。,2.4 流水线技术,4条指令重叠执行,如果每个部件完成操作所需的时间为T，每条指令执行的时间为2T。因此，每隔T时间就能到一条指令的处理结果。相当于处理器的速度提高一倍。 4条指令重叠执行时，将一条指令分为4段。若每段的执行时间为t,执行一条指令的时间为4t，每隔t时间就能得到一条指令的处理结果，平均处理速度提高4倍。 在多段流水线中，开始流水线为空，最高的处理速率要在流水线装

26、满的条件下才能达到。,2.4 流水线技术,2.4,流水线技术, 计算机的并行处理技术主要有三种形式：时间并行；空间并行；时间并行+空间并行。,2.4.1,流水线工作原理,流水线技术：计算机中的流水线技术与工厂中的流水装配线类似。将执行一条指令需完成的操作分成若干子操作；每个子操作由专门部件完成；各子操作并行工作。由于子操作并行工作，提高了计算机的执行速度。（注意:完成一条指令所需要的时间并没有变。）,2.4 流水线技术,2.4,流水线技术, 计算机的并行处理技术主要有三种形式：,2.4.1,流水线工作原理,时间并行指时间重叠，即多个处理过程在时间上相互错开，轮流重叠地使用同一套硬件设备的各个部

27、分，以加快硬件周转而赢得速度。,空间并行指资源重复，在并行性概念中引入空间因素，以“数量取胜”为原则来大幅度提高计算机的处理速度。,时间并行+空间并行指时间重叠和资源重复的综合应用，既采用时间并行性又采用空间并行性。,2.4 流水线技术,非流水线时空图,2.4.1,流水线工作原理,2.4 流水线技术,若指令周期包含四个子过程：取指令(IF)、指令译码(ID)、执行运算(EX)、结果回写(WB)，每个子过程称为过程段(Si)，其执行过程如下： 其中下标1表示第1条指令，下标2表示第2条指令。可以看出，程序是按指令的顺序执行完一条再执行下一条的。,未采用流水线技术的计算机中，执行程序是按顺序的方式

28、进行的，即程序中各条机器指令是按顺序串行执行的。,2.4.1,流水线工作原理,2.4 流水线技术,流水线时空图,流水线相关问题,2.4.2,2.4 流水线技术,流水线要保证高效运行，就需要流水充满。由于程序编译原因或者存储器无法连续提供流动所需的指令和数据时，会出现流水线不能连续工作。例如 4级流水线中，如果第2条指令的操作数地址是第1条指令的处理结果，那么第2条指令的取操作数比须等待t时间才能进行。否则取得的结果是错误的，这种情况称为数据相关。,根据数据存放在寄存器中还是存储器中，称为寄存器数据相关或存储器数据相关。,为解决这一问题，设置相关的专用通路。当发生数据相关时，指令2的取操作数不去

29、存储器中去操作数，而是直接通过专用通路得到操作数。,数据不相关时，仍去寄存器或存储器中取操作数，增加了控制的复杂性。 由于计算机中的指令较为复杂，条件各异，执行时间和流水级数不同，相关情况各异，不可避免的条件产生的流水线不能连续的情况，称为流水线阻塞或产生“空泡”。,流水线相关问题,2.4.2,两级流水线不会有数据相关问题。,2.4 流水线技术,流水线相关问题,定义： 资源相关是指多条指令进入流水线后在同一机器时钟周期内争用同一个功能部件所发生的冲突。解决办法 （1）发生冲突的指令延迟一个时钟周期后再启动； （2）增设一个存储器，存储相应指令和数据。,资源相关,2.4.2,2.4 流水线技术,

30、流水线相关问题,2.4.2,2.4 流水线技术,定义：在一个程序中，如果必须等前一条指令执行完毕后，才能执行后一条指令，那么这两条指令就是数据相关的。,解决办法 后推法：暂停后继的指令输入，等待3个时钟周期后，当相应指令完成写入后再继续执行； 设置相关的专用通路：在运算部件中设置一些数据寄存区及一些专用通路，使前条指令的运算结果，通过专用通路直接送入后继的运算部件； 改变流水的顺序：当多条指令产生数据相关时，可以不停止流水，而是将后续不产生数据相关的指令提前执行。,定义：控制相关冲突是由转移指令引起的。解决方法 (1)与数据相关问题解决方法相同，采用后推法； (2)分枝预测法。,流水线相关问题

31、,2.4.2,2.4 流水线技术,控制相关,流水的实现与控制,2.4 流水线技术,2.4.3,分枝（branch）是指程序运行时需要改变的节点。 分枝预测法是用硬件方法来实现，依据指令过去的行为来预测将来的行为。 分枝预测和推测执行是CPU动态执行技术中的主要内容，动态执行是目前CPU主要采用的先进技术之一。,第2章 微处理器,小结,2.1 8086的结构特点 2.1.1 CPU 2.1.2 寄存器组 2.1.3 外部引脚及功能 2.2 8086CPU的工作时序 2.2.1 基本时序 2.2.2 最小模式2.2.3 最大模式,2.3 80x86微处理器及其发展 2.3.1 80286微处理器

32、2.3.2 80386微处理器 2.3.3 80486微处理器2.3.4 Pentium微处理器 2.4 流水线技术 2.4.1 流水线工作原理 2.4.2 流水线相关问题 2.4.3 流水的实现与控制,作业 P39-1,2,4,8088的指令执行示例,典型的总线周期,RQ/GT0 RQ/GT1TESTNMIINTAS0 S0S0,READY,READY RESET MN / MX,控制总线,地址总线A19 A0,数据总线D15D0,BHEA19A16AD15 AD 0,DT / RDEN,8086 CPU,STB8282,OE,T OE,8286,8284A,系统总线,S0 CLK S1 MROC S2 MWTC DEN IORC DT/R IOWC ALE INTA,8288,BHE,CLK,最大模式,最大模式总线形成,