1、第二章 Intel系列微处理器,第一节 Intel系列微处理器概述,第二节 80486微处理器的体系结构,第三节 Pentium微处理器的体系结构(自学),一、80868088 微处理器,第一节 Intel系列微处理器概述,一、80868088 微处理器,在80868088的设计中，引入了两个重要的概念：指令流水线 存储器分段,第一节 Intel系列微处理器概述,8086/8088内部结构示意图,总线接口单元BIU由段寄存器（CS、DS、SS、ES）、指令指针寄存器（IP）、内部暂存器、指令队列、地址加法器及总线控制电路组成。它的主要作用是负责执行所有的“外部总线”操作。,指令队列主要使808
2、6/8088的EU和BIU并行工作，取指令操作、分析指令操作重叠进行，从而形成了两级指令流水线结构。,执行单元EU 由通用寄存器、运算数据寄存器、算术逻辑单元（ALU）及EU控制电路组成。它的主要作用是分析和执行指令。,对存储器分段的理解,设有1000个座位,编号为0-999 (1)如果要找某个座位号的人,或把一个人安排到某个座位号去,可以直接给出这个座位号(0-999之一),称为物理地址 (2)如果这1000个座位不同区域坐不同年龄的人,如0-99为老年人,100-199坐中年人,200-299坐青年人就可以将这些座位分组: 0-99 第0组的第0个到第99个 100-199 第1组的第0个
3、到第99个 200-299 第2组的第0个到第99个 这样,任何一个号就可以由组号和组内的相对偏移号确定,如899为第8组第99个 实际号(物理地址)=组号*100+偏移号 组号:偏移号 称为逻辑地址,对存储器分段的理解,(3)上面定义的组的长度(100)和组与组之间的间隔(100)相同,组间无重叠号,现在给出新的定义:组的长度仍为100,但组的间隔为10: 0-99 第0组的第0个到第99个 10-109 第1组的第0个到第99个 20-119 第2组的第0个到第99个 900-999 第90组的第0个到第99个 这样,组之间就可以重叠,一个号可以属于不同的组,如 11号可以是0组第11个,
4、也可以是1组第1个 其实际号(物理地址)仍可由组号和组内的相对偏移号确定 实际号(物理地址)=组号*10+偏移号 组号:偏移号 称为逻辑地址,对一个物理地址,其逻辑地址不是唯一的.,对存储器分段的理解,(3)现在用十六进制思维方式,把一个组长度定义为64K,即0:ffffH,组之间的间隔为16,即10h,则实际号(物理地址)=组号*16+偏移号 或:实际号(物理地址)=组号*10h+偏移号 或:实际号(物理地址)=组号左移4位+偏移号这就是存储器分段的概念,组号就称为段地址,偏移号称为偏移地址,段地址:偏移地址称为逻辑地址 编写程序时使用的是逻辑地址,此时,段地址和偏移地址分别用段寄存器和偏移
5、地址寄存器给出. 相应地:每个座位就是一个存储单元,座位号就是存储单元的地址,座位上坐的人就是该存储单元存放的数据内容,存取(访问)一个存储单元必须要先给出定位该存储单元的地址,然后再读写数据.,存储器分段示意图,段寄存器为8086/8088采用存储器分段管理提供了主要的硬件支持。8086/8088可寻址的存储器空间为1MB。通过分段管理，把1MB的物理存储空间分成若干逻辑段，每段最大为64KB。段的起始单元地址叫段基址。存储器的分段方式不是唯一的，各段之间可以连续、分离、部分重叠和完全重叠。这主要取决于对各个段寄存器的预置内容。一个具体的存储单元的物理地址，可以属于一个逻辑段，也可以同属于几
6、个逻辑段。8086/8088的4个当前段分别称为：代码段、数据段、堆栈段、附加段,采用存储器分段管理后，存储器地址有物理地址和逻辑地址之分。CPU访问存储器时，地址总线AB上送出的是物理地址。,编程时则采用逻辑地址，逻辑地址有段基址和段内偏移地址两部分组成，两者都是16位。,由16位逻辑地址变换为20位物理地址的关系如下： 物理地址=段基址*16+段内偏移,物理地址的生成是在BIU的地址加法器中完成的。,物理地址生成示意图,二、80286微处理器,80286是一种增强微处理器型标准16位微处理器。与8086/8088相比，结构上的改进与性能上的提高主要体现在以下几个方面：, 内部有执行单元（E
7、U）、总线单元（BU）、指令单元（IU）和地址单元（AU）4个独立的部分并行操作，可实现4级流水线作业，使数据吞吐率大大提高。, 地址总线与数据总线完全分开使用。,二、80286微处理器, 存储空间有两种工作方式：实地址方式和保护虚拟地址方式（保护方式）。实地址方式有1MB的空间；保护方式有16MB的空间。, 在保护方式下，4个段寄存器装入的不再是段基址，而是指向段描述符表中某个段描述符的索引值，称为段选择符。,三、80386/80486微处理器,80386/80486是针对多用户和多任务的应用而推出的32位微处理器，与80286相比，它在结构和性能上的主要特点如下：, 内部寄存器数量明显增加
8、，它具有全32位数据处理能力，还可以进行64位的数据运算。,片内存储管理部件可实现段页式存储管理，比80286可提供更大的虚拟存储空间和物理存储空间。,三、80386/80486微处理器, 比80286新增了一种保护模式下的工作方式，即虚拟 8086方式。, 80486增加到6级指令流水线。, 提供了32位外部总线接口，最大数据传输速率显著提高。, 运算速度大大加快。,各种模式下物理地址生成,各种模式下段长与容量,说明: 80286保护模式,段描述符48位:24位段基址,16位段边 界,8位访问权限80486保护模式,段描述符64位:32位段基址,20位段边 界,12位属性,第二节 80486
9、微处理器的体系结构,一、80486的流水线,80486的流水线工作示意图,1）基本寄存器, 通用寄存器, 指令指针寄存器 （EIP）,有8个32位的EAX、EBX、ECX、EDX、ESI、EDI、EBP、ESP；它们的低16位可以单独访问被命名为： AX、BX、CX、DX、SI、DI、BP、SP。其中AX、BX、CX、DX还可以分别分成两个8位寄存器：AH、AL、BH、BL、CH、CL、DH、DL。,EIP用于保存下一条待预取指令相对于代码段基址的偏移量。它的低16位可以单独访问，称之为IP,二、80486的内部寄存器,1）基本寄存器, 标志寄存器 （EFLAGS）：,32位标志寄存器 （EF
10、LAGS）中包含三种标志：状态标志（S）、控制标志（C）和系统标志（X）。,状态标志（S）：反映指令执行过程及结果的状态。,控制标志（C）：它仅含一个标志DF，用于控制串操作指令 的地址改变方向。,系统标志（X）：它用于控制I/O、屏蔽中断、调试、任务转 换和控制保护方式与虚拟8086方式间的 转换。,1）基本寄存器, 段寄存器：,80486有6个段寄存器（CS、SS、DS、ES、FS、GS），用于决定程序使用存储器区域块。其中CS指明当前的代码段；SS指明当前的堆栈段；DS、ES、FS和GS指明当前的4个数据段。,在保护方式下，80486段的长度可以在1M字节到4G字节之间变化；而在实地址方
11、式下，段的长度最大为64KB。,基本寄存器示意图,2)系统级寄存器,系统级寄存器包括4个控制寄存器和4个系统地址寄存器。这些寄存器只能由在特权级0上运行的程序访问。,4个控制寄存器的作用是存放全局特性的机器状态，控制片内Cache、FPU和分段、分页单元的工作。各个控制寄存器都是32位。, 控制寄存器, 系统地址寄存器,系统地址寄存器只在保护方式下使用，所以又叫保护方式寄存器。80486用4个寄存器把在保护方式下常用的数据基地址、界限和其他属性保存起来，以确保其快速性。,全局描述符表寄存器（GDTR48位）和局部描述符表寄存器（LDTR80位）分别用来存放GDT和LDT的32位线性基地址等内容
12、。,中断描述符表寄存器（IDTR）用来存放中断描述符表的基址和界限。,任务寄存器TR用来存放任务状态段（TTS）的基址、界限和其它属性。, 调试和测试寄存器,80486提供了8个32位的可编程寄存器来支持调试功能。它还定义了5个测试寄存器，测试寄存器实际上并不是80486体系结构的标准部分，只是为了增强系统的可测性而引入的附加硬件。, 浮点寄存器,13个浮点寄存器，8个80位浮点数据寄存器用作固定寄存器组或硬件堆栈， 1个16位标记字寄存器用来标记每个数据寄存器的内容，1个16位控制寄存器用于提供FPU的若干处理选择项，1个16位状态寄存器用于反映FPU的总状态，2个48位的指令、数据指针寄存
13、器的作用是为用户编写错误处理程序提供指令、数据指针。,80486的FPU中包含有：,三、80486的三种工作方式及相互转换,（1）实地址方式：,它的工作原理与8086基本相同，主要区别是80486能借助操作数长度前缀，处理32位数据，且增加了两个数据段寄存器FS和GS，提高了运行速度。,（2）保护虚地址方式：,它引入了虚拟存储器的概念。CPU可访问的物理存储空间为4GB，程序可用的虚拟地址空间为64TB。段的长度在启动页功能时是4GB，不启动页功能时是1MB。可支持多用户和单用户的多任务操作，并对各任务提供了多方面的保护机制。,三、80486的三种工作方式及相互转换,（3）虚拟8086方式：,它是一种既有保护功能又能执行8086代码的工作方式，可以说是保护方式的一种子方式。工作原理与保护虚拟地址方式下相同，但是程序指定的逻辑地址解释与8086相同，即可以和实地址方式下一样执行8086的应用程序。,三、80486的三种工作方式及相互转换,80486的三种工作方式和相互转换示意图,四、80486的外部引脚信号,
