1、深度揭密：图文讲解芯片制造流程相信很多配件 diyer 都非常渴望了解司空见惯的 cpu 或者显卡或者内存芯片的制造过程的详细情况，今天我们在这抛砖引玉。 整个制造分 5 道程序，分别是芯片设计；晶片制作；硬模准备；包装；测试。而其中最复杂的就是晶片制作这道程序，所以下面主要讲这一点：1.晶片制作：SiO2 经盐酸氯化还原， 形成高纯度多晶硅， 纯度可达 11N， 将有特定晶向的晶种浸入过饱和的纯硅熔汤 (Melt) 中，并同时旋转拉出，硅原子便依照晶种晶向，乖乖地一层层成长上去，而得出所谓的晶棒 (ingot)-这便是常用的拉晶法。 这种硅晶体圆棒将被切成薄片，芯片就在这上面制作出来的了。（
2、注：晶棒的阻值如果太低，代表其中导电杂质 (impurity dopant) 太多，还需经过 FZ 法 (floating-zone) 的再结晶 (re-crystallization)，将杂质逐出，提高纯度与阻值。 辅拉出的晶棒，外缘像椰子树干般，外径不甚一致，需予以机械加工修边，然后以 X光绕射法，定出主切面 (primary flat) 的所在，磨出该平面；再以内刃环锯，削下一片片的硅晶圆。最后经过粗磨 (lapping)、化学蚀平 (chemical etching) 与拋光 (polishing) 等程序，得出具表面粗糙度在 0.3 微米以下拋光面之晶圆。(至于晶圆厚度，与其外径有关
3、。) 刚才题及的晶向，与硅晶体的原子结构有关。硅晶体结构是所谓钻石结构(diamond-structure)，系由两组面心结构 (FCC)，相距 (1/4,1/4,1/4) 晶格常数 (lattice constant；即立方晶格边长) 叠合而成。我们依米勒指针法 (Miller index)，可定义出诸如 ：100、111、110 等晶面。所以晶圆也因之有 100、111、110等之分野。有关常用硅晶圆之切边方向等信息，请参考图 2-2。 现今半导体业所使用之硅晶圆，大多以 100 硅晶圆为主。其可依导电杂质之种类，再分为 p 型 (周期表 III 族) 与 n 型 (周期表 V 族)。由于
4、硅晶外貌完全相同，晶圆制造厂因此在制作过程中，加工了供辨识的记号：亦即以是否有次要切面 (secondary flat) 来分辨。该次切面与主切面垂直，p 型晶圆有之，而 n 型则阙如。 100硅晶圆循平行或垂直主切面方向而断裂整齐的特性，所以很容易切成矩形碎块，这是早期晶圆切割时，可用刮晶机 (scriber) 的原因 (它并无真正切断芯片，而只在表面刮出裂痕，再加以外力而整齐断开之。)事实上，硅晶的自然断裂面是111，所以虽然得到矩形的碎芯片，但断裂面却不与100晶面垂直！）2.薄膜生成(一) 氧化（炉）（Oxidation） 对硅半导体而言，只要在高于或等于 1050的炉管中，如图 2-
5、3 所示，通入氧气或水汽，自然可以将硅晶的表面予以氧化，生长所谓干氧层(dryz/gate oxide)或湿氧层(wet /field oxide)，当作电子组件电性绝缘或制程掩膜之用。氧化是半导体制程中，最干净、单纯的一种；这也是硅晶材料能够取得优势的特性之一（他种半导体，如砷化镓 GaAs，便无法用此法成长绝缘层，因为在 550左右，砷化镓已解离释放出砷！）硅氧化层耐得住 850 1050的后续制程环境，系因为该氧化层是在前述更高的温度成长；不过每生长出 1 微米厚的氧化层，硅晶表面也要消耗掉 0.44 微米的厚度。 以下是氧化制程的一些要点： （1）氧化层的成长速率不是一直维持恒定的趋势
6、，制程时间与成长厚度之重复性是较为重要之考量。 （2）后长的氧化层会穿透先前长的氧化层而堆积于上；换言之，氧化所需之氧或水汽，势必也要穿透先前成长的氧化层到硅质层。故要生长更厚的氧化层，遇到的阻碍也越大。一般而言，很少成长 2 微米厚以上之氧化层。 （3）干氧层主要用于制作金氧半（MOS）晶体管的载子信道（channel）；而湿氧层则用于其它较不严格讲究的电性阻绝或制程罩幕（masking）。前者厚度远小于后者，1000 1500 埃已然足够。 （4）对不同晶面走向的晶圆而言，氧化速率有异：通常在相同成长温度、条件、及时间下，111厚度110厚度100厚度。 （5）导电性佳的硅晶氧化速率较快。
7、 （6）适度加入氯化氢（HCl）氧化层质地较佳；但因容易腐蚀管路，已渐少用。 （7）氧化层厚度的量测，可分破坏性与非破坏性两类。前者是在光阻定义阻绝下，泡入缓冲过的氢氟酸（BOE，Buffered Oxide Etch，系 HF 与 NH4F 以 1：6 的比例混合而成的腐蚀剂）将显露出来的氧化层去除，露出不沾水的硅晶表面，然后去掉光阻，利用表面深浅量测仪（surface profiler or alpha step），得到有无氧化层之高度差，即其厚度。 （8）非破坏性的测厚法，以椭偏仪 (ellipsometer) 或是毫微仪（nano-spec）最为普遍及准确，前者能同时输出折射率(ref
8、ractive index；用以评估薄膜品质之好坏)及起始厚度 b 与跳阶厚度 a (总厚度 t = ma + b)，实际厚度 (需确定 m之整数值)，仍需与制程经验配合以判读之。后者则还必须事先知道折射率来反推厚度值。 （9）不同厚度的氧化层会显现不同的颜色，且有 2000 埃左右厚度即循环一次的特性。有经验者也可单凭颜色而判断出大约的氧化层厚度。不过若超过 1.5 微米以上的厚度时，氧化层颜色便渐不明显。 3.光罩蚀刻在硅晶片涂上光致抗蚀剂，使得其遇紫外光就会溶解。这时可以用上第一份遮光物，使得紫外光直射的部分被溶解，这溶解部分接着可用溶剂将其冲走。这样剩下的部分就与遮光物的形状一样了，而
9、这效果正是我们所要的。这样就得到我们所需要的二氧化硅层。该过程使用了对紫外光敏感的化学物质，即遇紫外光则变软。通过控制遮光物的位置可以得到芯片的外形。同样方法在刚弄好的二氧化硅层上制造多晶硅层，再在其上面涂制光致抗蚀剂层以作下一步用。第二张遮光物派上用场了，同样的制作了与第二张遮光物形状相同的多晶硅层。如下图：蚀刻(Etching) 蚀刻的机制，按发生顺序可概分为反应物接近表面、表面氧化、表面反应、生成物离开表面等过程。所以整个蚀刻，包含反应物接近、生成物离开的扩散效应，以及化学反应两部份。整个蚀刻的时间，等于是扩散与化学反应两部份所费时间的总和。二者之中孰者费时较长，整个蚀刻之快慢也卡在该者
10、，故有所谓reaction limited与diffusion limited两类蚀刻之分。 1、湿蚀刻 最普遍、也是设备成本最低的蚀刻方法，其设备如图 2-10 所示。其影响被蚀刻物之蚀刻速率 (etching rate) 的因素有三：蚀刻液浓度、蚀刻液温度、及搅拌 (stirring) 之有无。定性而言，增加蚀刻温度与加入搅拌，均能有效提高蚀刻速率；但浓度之影响则较不明确。举例来说，以 49%的 HF 蚀刻 SiO2，当然比 BOE (Buffered-Oxide- Etch；HF：NH4F =1：6) 快的多；但 40%的 KOH 蚀刻 Si 的速率却比 20%KOH 慢！ 湿蚀刻的配方
11、选用是一项化学的专业，对于一般不是这方面的研究人员，必须向该化学专业的同侪请教。一个选用湿蚀刻配方的重要观念是选择性(selectivity)，意指进行蚀刻时，对被蚀物去除速度与连带对其他材质 (如蚀刻掩膜；etching mask， 或承载被加工薄膜之基板；substrate ) 的腐蚀速度之比值。一个具有高选择性的蚀刻系统，应该只对被加工薄膜有腐蚀作用，而不伤及一旁之蚀刻掩膜或其下的基板材料。 (1)等向性蚀刻 (isotropic etching) 大部份的湿蚀刻液均是等向性，换言之，对蚀刻接触点之任何方向腐蚀速度并无明显差异。故一旦定义好蚀刻掩膜的图案，暴露出来的区域，便是往下腐蚀的所
12、在；只要蚀刻配方具高选择性，便应当止于所该止之深度。 然而有鉴于任何被蚀薄膜皆有其厚度，当其被蚀出某深度时，蚀刻掩膜图案边缘的部位渐与蚀刻液接触，故蚀刻液也开始对蚀刻掩膜图案边缘的底部，进行蚀掏，这就是所谓的下切或侧向侵蚀现象 (undercut)。该现象造成的图案侧向误差与被蚀薄膜厚度同数量级，换言之，湿蚀刻技术因之而无法应用在类似次微米线宽的精密制程技术！ (2)非等向性蚀刻 (anisotropic etching) 先前题到之湿蚀刻选择性观念，是以不同材料之受蚀快慢程度来说明。然而自1970 年代起，在诸如 Journal of Electro-Chemical Society 等期刊
13、中，发表了许多有关碱性或有机溶液腐蚀单晶硅的文章，其特点是不同的硅晶面腐蚀速率相差极大，尤其是方向，足足比或是方向的腐蚀速率小一到两个数量级！因此，腐蚀速率最慢的晶面，往往便是腐蚀后留下的特定面。 这部份将在体型微细加工时再详述。 2、干蚀刻 干蚀刻是一类较新型，但迅速为半导体工业所采用的技术。其利用电浆 (plasma) 来进行半导体薄膜材料的蚀刻加工。其中电浆必须在真空度约 10 至 0.001 Torr 的环境下，才有可能被激发出来；而干蚀刻采用的气体，或轰击质量颇巨，或化学活性极高，均能达成蚀刻的目的。 干蚀刻基本上包括离子轰击(ion-bombardment)与化学反应(chemic
14、al reaction) 两部份蚀刻机制。偏离子轰击效应者使用氩气(argon)，加工出来之边缘侧向侵蚀现象极微。而偏化学反应效应者则采氟系或氯系气体(如四氟化碳 CF4)，经激发出来的电浆，即带有氟或氯之离子团，可快速与芯片表面材质反应。 干蚀刻法可直接利用光阻作蚀刻之阻绝遮幕，不必另行成长阻绝遮幕之半导体材料。而其最重要的优点，能兼顾边缘侧向侵蚀现象极微与高蚀刻率两种优点，换言之，本技术中所谓活性离子蚀刻(reactive ion etch；RIE) 已足敷次微米线宽制程技术的要求，而正被大量使用中。3. 搀杂经过这两步后，我们就可以在上面加入其他杂质，生成相应的 P，N 类半导体。扩散(
15、炉) (diffusion) 1、扩散掺杂 半导体材料可搀杂 n 型或 p 型导电杂质来调变阻值，却不影响其机械物理性质的特点，是进一步创造出 p-n 接合面（p-n junction）、二极管（diode）、晶体管（transistor）、以至于大千婆娑之集成电路（IC）世界之基础。而扩散是达成导电杂质搀染的初期重要制程。 众所周知，扩散即大自然之输送现象 (transport phenomena)；质量传输(mass transfer)、热传递(heat transfer)、与动量传输 (momentum transfer；即摩擦拖曳) 皆是其实然的三种已知现象。本杂质扩散即属于质量传输之
16、一种，唯需要在 850oC 以上的高温环境下，效应才够明显。 由于是扩散现象，杂质浓度 C （concentration；每单位体积具有多少数目的导电杂质或载子）服从扩散方程式如下： 这是一条拋物线型偏微分方程式，同时与扩散时间 t 及扩散深度 x 有关。换言之，在某扩散瞬间 (t 固定)，杂质浓度会由最高浓度的表面位置，往深度方向作递减变化，而形成一随深度 x 变化的浓度曲线；另一方面，这条浓度曲线，却又随着扩散时间之增加而改变样式，往时间无穷大时，平坦一致的扩散浓度分布前进！ 既然是扩散微分方程式，不同的边界条件（boundary conditions）施予，会产生不同之浓度分布外形。固定
17、表面浓度 (constant surface concentration) 与固定表面搀杂量 (constant surface dosage)，是两种常被讨论的具有解析精确解的扩散边界条件(参见图 2-4)： 2、前扩散 (pre-deposition) 第一种定浓度边界条件的浓度解析解是所谓的互补误差函数(complementary error function)，其对应之扩散步骤称为前扩散，即我们一般了解之扩散制程；当高温炉管升至工作温度后，把待扩散晶圆推入炉中，然后开始释放扩散源 (p 型扩散源通常是固体呈晶圆状之氮化硼【boron-nitride】芯片，n 型则为液态 POCl3 之
18、加热蒸气) 进行扩散。其浓度剖面外形之特征是杂质集中在表面，表面浓度最高，并随深度迅速减低，或是说表面浓度梯度 (gradient) 值极高。3、后驱入 (post drive-in) 第二种定搀杂量的边界条件，具有高斯分布 (Gaussian distribution) 的浓度解析解。对应之扩散处理程序叫做后驱入，即一般之高温退火程序；基本上只维持炉管的驱入工作温度，扩散源却不再释放。或问曰：定搀杂量的起始边界条件自何而来？答案是前扩散制程之结果；盖先前前扩散制作出之杂质浓度集中于表面，可近似一定搀杂量的边界条件也！ 至于为什么扩散要分成此二类步骤，当然不是为了投数学解析之所好，而是因应阻值
19、调变之需求。原来前扩散的杂质植入剂量很快达到饱和，即使拉长前扩散的时间，也无法大幅增加杂质植入剂量，换言之，电性上之电阻率 (resistivity) 特性很快趋稳定；但后驱入使表面浓度及梯度减低(因杂质由表面往深处扩散)，却又营造出再一次前扩散来增加杂质植入剂量的机会。所以，借着多次反复的前扩散与后驱入，既能调变电性上之电阻率特性，又可改变杂质电阻之有效截面积，故依大家熟知之电阻公式 ； 其中 是电阻长度可设计出所需导电区域之扩散程序。 4、扩散之其它要点，简述如下： (1)扩散制程有批次制作、成本低廉的好处，但在扩散区域之边缘所在，有侧向扩散的误差，故限制其在次微米 (sub-micron
20、) 制程上之应用。 (2)扩散之后的阻值量测，通常以四探针法（four-point probe method）行之，示意参见图 2-5。目前市面已有多种商用机台可供选购。 (3)扩散所需之图形定义（pattern）及遮掩（masking），通常以氧化层（oxide）充之，以抵挡高温之环境。一微米厚之氧化层，已足敷一般扩散制程之所需。以上 3 步不断的进行，直到芯片完成为止。在 P4 处理器芯片的制作中一共用了26 张遮光物，制造了 7 层金属层。如下图： 当然不得不提的就是所有制作都在非常洁净的环境完成。因为任何非常细小的灰尘都会导致芯片的失败（如下图）。4. 金属镀膜镀上一层导电材料， 用以
21、连接各半导体晶体管， 并经蚀刻形成线路及 bond pad. 金属镀膜 (Metal Deposition) 又称物理镀膜 (Physical Vapor Deposition；PVD)，依原理分为蒸镀(evaporation) 与溅镀 (sputtering) 两种。PVD 基本上都需要抽真空：前者在 10-610-7Torr 的环境中蒸着金属；后者则须在激发电浆前，将气室内残余空气抽除，也是要抽到 10-6 10-7Torr 的程度。 一般的机械式抽气帮浦，只能抽到 10-3Torr 的真空度，之后须再串接高真空帮浦 (机械式帮浦当作接触大气的前级帮浦)，如：扩散式帮浦 (diffusio
22、n pump)、涡轮式帮浦 (turbo pump)、或致冷式帮浦 (cryogenic pump)，才能达到 10-6 10-7Torr 的真空程度。当然，不同的真空帮浦规范牵涉到不同原理之压力计、管路设计、与价格。 1、蒸镀 蒸镀就加热方式差异，分为电阻式 (thermal coater) 与电子枪式 (E-gun evaporator) 两类机台。前者在原理上较容易，就是直接将准备熔融蒸发的金属以线材方式挂在加热钨丝上，一旦受热熔融，因液体表面张力之故，会攀附在加热钨丝上，然后徐徐蒸着至四周 (包含晶圆)。因加热钨丝耐热能力与供金属熔液攀附空间有限，仅用于低熔点的金属镀着，如铝，且蒸着厚
23、度有限。 电子枪式蒸镀机则是利用电子束进行加热，熔融蒸发的金属颗粒全摆在石墨或钨质坩埚 (crucible) 中。待金属蒸气压超过临界限度，也开始徐徐蒸着至四周 (包含晶圆)。电子枪式蒸镀机可蒸着熔点较高的金属，厚度也比较不受限制。 蒸镀法基本上有所谓阶梯覆披 (step coverage) 不佳的缺点，如图 2-12 所示。也就是说在起伏较剧烈的表面，蒸着金属有断裂不连续之虞。另外，多片晶圆的大面积镀着也存在厚度均匀的问题。为此，芯片之承载台加上公自转的机构，便用于上述两问题之改善。 2、溅镀 溅镀虽是物理镀膜的方法，但与蒸发毫无关系。就如同将石头丢入一滩泥沼中，会喷溅出许多泥浆般，溅镀利用
24、氩气电浆，高速冲击受镀靶材 (target)，因而将靶材表面附近材质喷溅出来，落至晶圆之上。由于靶材是一整面而不是一点接受轰击，所以喷溅出来的材质，也有可能填塞到芯片表面阶梯死角的部位，而比较没有断线不连续或所谓阶梯披覆的问题。 溅镀也依电浆受激之能量源不同，分为直流 (DC) 与射频 (RF) 两种。基本上，两种溅镀机都可镀着金属薄膜。但后者特别可以针对非金属薄膜，如压电(piezoelectric) 或磁性材料，具有绝缘、熔点高、成份复杂、对堆栈方式相当敏感等智能型薄膜之镀着特征5. 涂保护层涂上保护层以保护线路，并留出 bond pad 的位置以供后续作业。 保护层一般是由硼磷玻璃构成。 General wafer process introduction注入扩散测试/拣选刻蚀抛光光刻完成的硅片无图形硅片硅片起始薄膜硅片制造 (前端) 硬膜掩蔽（氧化硅或氮化硅）注入后退火光刻胶掩蔽
