收藏 分享(赏)

集成电路的制造工艺.doc

上传人:11xg27ws 文档编号:7221222 上传时间:2019-05-10 格式:DOC 页数:7 大小:315KB
下载 相关 举报
集成电路的制造工艺.doc_第1页
第1页 / 共7页
集成电路的制造工艺.doc_第2页
第2页 / 共7页
集成电路的制造工艺.doc_第3页
第3页 / 共7页
集成电路的制造工艺.doc_第4页
第4页 / 共7页
集成电路的制造工艺.doc_第5页
第5页 / 共7页
点击查看更多>>
资源描述

1、Package-封装体:指芯片(Die)和不同类型的框架(L/F)和塑封料(EMC)形成的不同外形的封装体。 IC Package 种类很多,可以按以下标准分类:按封装材料划分为:金属封装、陶瓷封装、塑料封装按照和 PCB 板连接方式分为:PTH 封装和 SMT 封装按照封装外型可分为:SOT、SOIC、TSSOP、QFN、QFP、BGA、CSP 等;按封装材料划分为:金属封装主要用于军工或航天技术,无商业化产品;陶瓷封装优于金属封装,也用于军事产品,占少量商业化市场;塑料封装用于消费电子,因为其成本低,工艺简单,可靠性高而占有绝大部分的市场份额;按与 PCB 板的连接方式划分为:PTH-Pi

2、n Through Hole, 通孔式;SMT-Surface Mount Technology,表面贴装式。目前市面上大部分 IC 均采为 SMT 式的按封装外型可分为:SOT 、QFN 、SOIC、TSSOP、QFP、BGA、CSP 等;决定封装形式的两个关键因素:封装效率。芯片面积/封装面积,尽量接近1:1;引脚数。引脚数越多,越高级,但是工艺难度也相应增加;其中,CSP 由于采用了 Flip Chip 技术和裸片封装,达到了芯片面积/封装面积=1:1,为目前最高级的技术; QFNQuad Flat No-lead Package 四方无引脚扁平封装SOICSmall Outline I

3、C 小外形 IC 封装TSSOPThin Small Shrink Outline Package 薄小外形封装QFPQuad Flat Package 四方引脚扁平式封装BGABall Grid Array Package 球栅阵列式封装IC Package Structure(IC 结构图)CSPChip Scale Package 芯片尺寸级封装 FOL Front of Line 前段工艺FOL Back Grinding 背面减薄将从晶圆厂出来的 Wafer 进行背面研磨,来减薄晶圆达到封装需要的厚度(8mils10mils) ;磨片时,需要在正面(Active Area)贴胶带保护

4、电路区域同时研磨背面。研磨之后,去除胶带,测量厚度;FOL Wafer Saw 晶圆切割将晶圆粘贴在蓝膜(Mylar)上,使得即使被切割开后,不会散落;通过 Saw Blade 将整 Wafer 切割成一个个独立的 Dice,方便后面的 Die Attach 等工序;Wafer Wash 主要清洗 Saw 时候产生的各种粉尘,清洁 Wafer;FOL 2nd Optical Inspection 二光检查主要是针对 Wafer Saw 之后在显微镜下进行 Wafer 的外观检查,是否有出现废品。FOL Die Attach 芯片粘接芯片拾取过程:1、Ejector Pin 从 wafer 下方

5、的 Mylar 顶起芯片,使之便于脱离蓝膜;2、Collect/Pick up head 从上方吸起芯片,完成从 Wafer 到 L/F 的运输过程;3、Collect 以一定的力将芯片 Bond 在点有银浆的 L/F 的 Pad 上,具体位置可控;4、Bond Head Resolution:X-0.2um;Y-0.5um;Z-1.25um;5、Bond Head Speed:1.3m/s;FOL Epoxy Cure 银浆固化银浆固化:175C,1 个小时;N2 环境,防止氧化。FOL Wire Bonding 引线焊接Capillary:陶瓷劈刀。W/B 工艺中最核心的一个 Bondin

6、g Tool,内部为空心,中间穿上金线,并分别在芯片的 Pad 和 Lead Frame 的 Lead 上形成第一和第二焊点;EFO:打火杆。用于在形成第一焊点时的烧球。打火杆打火形成高温,将外露于Capillary 前端的金线高温熔化成球形,以便在 Pad 上形成第一焊点(Bond Ball) ;Bond Ball:第一焊点。指金线在 Cap 的作用下,在 Pad 上形成的焊接点,一般为一个球形;Wedge:第二焊点。指金线在 Cap 的作用下,在 Lead Frame 上形成的焊接点,一般为月牙形(或者鱼尾形) ;W/B 四要素:压力(Force) 、超声(USG Power) 、时间(T

7、ime) 、温度(Temperature) ;FOL 3rd Optical Inspection 三光检查检查 Die Attach 和 Wire Bond 之后有无各种废品EOL Molding(注塑)EMC(塑封料)为黑色块状,低温存储,使用前需先回温。其特性为:在高温下先处于熔融状态,然后会逐渐硬化,最终成型。Molding 参数:Molding Temp:175185C;Clamp Pressure:30004000N; Transfer Pressure:10001500Psi;Transfer Time:515s; Cure Time:60120s;EOL Laser Mark(

8、激光打字)在产品(Package)的正面或者背面激光刻字。内容有:产品名称,生产日期,生产批次等;EOL Post Mold Cure(模后固化)用于 Molding 后塑封料的固化,保护 IC 内部结构,消除内部应力。Cure Temp:175+/-5C;Cure Time:8HrsEOL De-flash(去溢料)目的:De-flash 的目的在于去除 Molding 后在管体周围 Lead 之间多余的溢料;方法:弱酸浸泡,高压水冲洗;EOL Plating(电镀)利用金属和化学的方法,在 Leadframe 的表面镀上一层镀层,以防止外界环境的影响(潮湿和热) 。并且使元器件在 PCB

9、板上容易焊接及提高导电性。电镀一般有两种类型:Pb-Free:无铅电镀,采用的是99.95%的高纯 度的锡(Tin) ,为目前普遍采用的技术,符合 Rohs 的要求;Tin-Lead:铅锡合金。Tin 占 85%,Lead 占 15%,由于不符合 Rohs,目前基本被淘汰;晶须,又叫Whisker,是指锡在长时间的潮湿环境和温度变化环境下生长出的一种须状晶体,可能导致产品引脚的短路。目的: 让无铅电镀后的产品在高温下烘烤一段时间,目的在于消除电镀层潜在的晶须生长(Whisker Growth)的问题;条件: 150+/-5C; 2Hrs;EOL Trim&Form(切筋成型)Trim:将一条片的 Lead Frame 切割成单独的 Unit(IC)的过程;Form:对 Trim 后的 IC 产品进行引脚成型,达到工艺需要求的形状,并放置进Tube 或者 Tray 盘中。EOL Final Visual Inspection(第四道光检)Final Visual Inspection-FVI 在低倍放大镜下,对产品外观进行检查。主要针对 EOL 工艺可能产生的废品:例如 Molding 缺陷,电镀缺陷和 Trim/Form 缺陷等;参考文献:http:/

展开阅读全文
相关资源
猜你喜欢
相关搜索
资源标签

当前位置:首页 > 企业管理 > 管理学资料

本站链接:文库   一言   我酷   合作


客服QQ:2549714901微博号:道客多多官方知乎号:道客多多

经营许可证编号: 粤ICP备2021046453号世界地图

道客多多©版权所有2020-2025营业执照举报